[发明专利]半导体器件及其封装方法

权利要求书

1.一种半导体器件的封装方法，其特征在于，包括：

镀金属层过程：提供芯片和衬底，在所述芯片的其中一面镀上金属层，在所述衬底上与所述芯片预粘合的区域镀上金属层；

预烧结过程：利用低温低压烧结工艺，将金属薄膜与所述芯片的金属层、所述衬底的金属层预烧结在一起，使所述芯片、所述金属薄膜和所述衬底联合成一个整体，所述金属薄膜、所述芯片的金属层和所述衬底的金属层由同一种金属材料形成；所述预烧结的烧结温度为100度～150度，烧结压力为3Mpa～5Mpa；

烧结过程：利用高温高压烧结工艺，烧结由所述芯片、所述金属薄膜和所述衬底预烧结而成的整体；所述烧结过程在上模具和下模具中进行，所述上模具和所述下模具对由所述芯片、所述金属薄膜和所述衬底预烧结而成的整体进行施压和加热；所述上模具和所述下模具施加的压力大于15Mpa，加热的温度为200度～300度；

引线封装过程：将烧结完成的所述芯片、所述金属薄膜和所述衬底连接至引线框架上；

模封切筋过程：利用模封工艺对所述芯片、所述金属薄膜、所述衬底和所述引线框架进行模封，并对模封后的引线框架进行切筋，以得到半导体器件封装结构。

2.根据权利要求1所述的封装方法，其特征在于，所述金属薄膜为银薄膜，所述芯片和所述衬底上镀的金属层均为银层；或者，所述金属薄膜为金薄膜，所述芯片和所述衬底上镀的金属层均为金层。

3.根据权利要求1所述的封装方法，其特征在于，所述上模具和所述下模具均包含多个单元，所述上模具的单元与所述下模的单元一一对应，用于同时烧结多个由所述芯片、所述金属薄膜和所述衬底预烧结而成的整体。

4.根据权利要求1所述的封装方法，其特征在于，所述上模具和所述下模具的内表面的平整度均小于5μm。

5.根据权利要求1所述的封装方法，其特征在于，所述金属薄膜的厚度小于100μm。

6.根据权利要求5所述的封装方法，其特征在于，所述金属薄膜的厚度为20μm～80μm。

7.根据权利要求1所述的封装方法，其特征在于，所述预烧结包括：

将金属薄膜与所述芯片的金属层预烧结在一起，并将烧结在所述芯片上的金属薄膜再与所述衬底的金属层预烧结在一起。

8.根据权利要求7所述的封装方法，其特征在于，所述芯片的金属层厚度小于1μm；所述衬底的金属层厚度小于10μm；

所述预烧结在贴片机中通过焊头使所述金属薄膜分别与所述芯片的金属层、所述衬底的金属层接触并预烧结在一起，所述预烧结的烧结时间为1～4秒。

9.根据权利要求1所述的封装方法，其特征在于，所述芯片为SiC芯片；所述衬底为陶瓷绝缘衬底。

10.一种半导体器件，其特征在于，所述半导体器件采用如权利要求1～9任意一项所述的封装方法制得。