[发明专利]一种通信设备IP地址配置方法及通信设备

权利要求书

1.一种通信设备IP地址配置方法，其特征在于，包括：

在检测到所述通信设备启动后，从所述通信设备的存储模块中读取第一IP地址；

利用所述第一IP地址建立所述通信设备与上位机之间的网络连接；

接收所述上位机发送的IP地址重置指令；

根据所述IP地址重置指令，将所述IP地址重置指令携带的第二IP地址存储到所述存储模块中，对所述存储模块中原本存储的所述第一IP地址进行覆盖；

在检测到所述通信设备重启后，从所述存储模块中读取所述第二IP地址；

将所述第二IP地址配置为所述通信设备的IP地址；

所述利用所述第一IP地址建立所述通信设备与上位机之间的网络连接，包括：

接收所述上位机发送的地址解析协议ARP请求；

获取所述ARP请求所携带的目标IP地址；

判断所述目标IP地址与所述第一IP地址是否相同；

如果是，将所述通信设备的第一MAC地址发送给所述上位机，以使所述上位机创建所述第一IP地址与所述第一MAC地址之间的映射关系，并可以根据所述第一MAC地址向所述通信设备发送信息；

在所述判断所述目标IP地址与所述第一IP地址是否相同之后，进一步包括：

如果所述目标IP地址与所述第一IP地址相同，从所述ARP请求中获取所述上位机的第三IP地址和第二MAC地址，并存储所述第三IP地址与所述第二MAC地址的映射关系，以根据所述第三IP地址与所述第二MAC地址的映射关系向所述上位机发送信息；

在所述将所述IP地址重置指令携带的第二IP地址存储到所述存储模块中之后，进一步包括：

获取所述第一IP地址的第一子网掩码，获取所述第二IP地址的第二子网掩码；

分别将所述第一IP地址、第一子网掩码、第二IP地址和第二子网掩码转换为对应的二进制序列；

将所述第一IP地址对应的二进制序列与所述第一子网掩码对应的二进制序列进行二进制与运算，获得第一验证序列；

将所述第二IP地址对应的二进制序列与所述第二子网掩码对应的二进制序列进行二进制与运算，获得第二验证序列；

判断所述第一验证序列与所述第二验证序列是否相同；

如果是，向所述上位机发送提示所述第一IP地址与所述第二IP地址位于同一网段的提示信息。

2.一种通信设备，其特征在于，包括：现场可编程门阵列FPGA和存储模块；

所述存储模块，用于存储第一IP地址；

所述FPGA，用于在检测所述通信设备启动后，从所述存储模块中读取所述第一IP地址，利用所述第一IP地址建立与上位机之间的网络连接后，接收所述上位机发送的IP地址重置指令，将所述IP地址重置指令携带的第二IP地址存储到所述存储模块中，对所述存储模块中的所述第一IP地址进行覆盖，以及在检测到所述通信设备重新启动后，从所述存储模块中读取所述第二IP地址，并将所述第二IP地址配置为所述通信设备的IP地址；

所述FPGA包括：ARP握手模块；

所述ARP握手模块，用于接收所述上位机发送的ARP请求，获取所述ARP请求携带的目标IP地址，并判断所述目标IP地址与所述第一IP地址是否相同，如果是，将所述通信设备的第一MAC地址发送给所述上位机，以使所述上位机创建所述第一IP地址与所述第一MAC地址之间的映射关系，并可以根据所述第一MAC地址向所述通信设备发送信息；

所述ARP握手模块，进一步用于在判断所述目标IP地址与所述第一IP地址相同之后，从所述ARP请求中获取所述上位机的第三IP地址和第二MAC地址，并存储所述第三IP地址与所述第二MAC地址的映射关系，以使所述FPGA根据所述第三IP地址与所述第二MAC地址的映射关系向所述上位机发送信息

进一步包括：闪存阵列；

所述FPGA进一步包括：数据接收模块和数据发送模块；

所述闪存阵列，用于存储外部数据源发送给所述FPGA的数据；

所述数据接收模块，用于接收所述上位机发送的数据，并将接收到的数据才存储到所述闪存阵列中；

所述数据发送模块，用于根据所述上位机发送的数据请求指令，从所述闪存阵列读取相应的数据发送给所述上位机；

所述数据接收模块、所述数据发送模块和所述ARP握手模块中的任意一个或多个，通过硬件描述语言开发；

所述FPGA，进一步用于执行如下操作：

获取所述第一IP地址的第一子网掩码，获取所述第二IP地址的第二子网掩码；

分别将所述第一IP地址、第一子网掩码、第二IP地址和第二子网掩码转换为对应的二进制序列；

将所述第一IP地址对应的二进制序列与所述第一子网掩码对应的二进制序列进行二进制与运算，获得第一验证序列；

将所述第二IP地址对应的二进制序列与所述第二子网掩码对应的二进制序列进行二进制与运算，获得第二验证序列；

判断所述第一验证序列与所述第二验证序列是否相同；

如果是，向所述上位机发送提示所述第一IP地址与所述第二IP地址位于同一网段的提示信息。