[发明专利]时钟及数据恢复电路

说明书

一种时钟及数据恢复电路，包括一第一相位检测器、一第一电荷泵、一第一压控振荡器以及一辅助模块，该辅助模块包括一辅助时钟产生器，用来产生一辅助时钟信号；一第二相位检测器，耦接于该辅助时钟产生器，用来比对该辅助时钟信号与该第一压控振荡器所输出的一第一时钟信号的相位；以及一多工选择单元，用来根据一选择信号，输出一多工输出信号至该第一电荷泵。

技术领域

本发明是指一种时钟及数据恢复电路，尤指一种可防止脱锁的时钟及数据恢复电路。

背景技术

由于制程技术快速发展，而使集成电路的操作速度有了大幅的提升。在高速传输的通讯系统中，时钟及数据恢复(Clock and Data Recovery，CDR)电路常被用来确保可以正确地读取所传输的输入数据。时钟及数据恢复电路需要于对应于传输端传送的数据信号的上升边缘或下降边缘的时间(即数据信号由0转1或由1转0的时间，或称之为转态时间)进行取样，以进行正确的相位与频率追踪操作，而时钟及数据恢复电路的相位/频率追踪能力仰赖于数据信号稳定而持续地发生转态事件。

然而，对于特定通讯系统的应用来说，传输端可能会传送长时间为1或长时间为0的数据信号，在此情形下，数据信号可能有一段长时间不发生转态，而时钟及数据恢复电路所输出时钟信号的频率便会逐渐脱锁(Lose Lock)。

发明内容

因此，本发明的主要目的即在于提供一种可防止脱锁的时钟及数据恢复电路，以改善已知技术的缺点。

本发明公开一种时钟及数据恢复电路，包括一第一相位检测器，用来比对一数据信号与一第一时钟信号的相位，以输出一第一输出信号，其中该第一输出信号表示该数据信号领先或落后该第一时钟信号的相位；一辅助模块，包括一辅助时钟产生器，用来产生一辅助时钟信号；一第二相位检测器，耦接于该辅助时钟产生器，用来比对该辅助时钟信号与该第一时钟信号的相位，以输出一第二输出信号，其中该第二输出信号表示该辅助时钟信号领先或延迟该第一时钟信号的相位；以及一多工选择单元，耦接于该第一相位检测器以及该第二相位检测器，用来根据一选择信号，输出一多工输出信号；一第一电荷泵，耦接于该多工选择单元，用来根据该多工输出信号，输出一控制信号；以及一第一压控振荡器，耦接于该第一电荷泵，用来根据该控制信号，产生该第一时钟信号。

附图说明

为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：

图1为本发明实施例一时钟及数据恢复电路的方块图。

图2为本发明实施例多个信号的波形图。

图3为本发明实施例一相位检测器的方块图。

图4为本发明实施例一相位检测器的方块图。

图5为本发明实施例一多工选择单元的方块图。

图6为本发明实施例一电荷泵的电路图。

图7为本发明实施例一辅助时钟产生器的电路图。

图8为本发明实施例一时钟及数据恢复电路的方块图。

图9为本发明实施例一时钟及数据恢复电路的方块图。

符号说明：

1、8、9                        时钟及数据恢复电路

10a、10b、30a、30b              相位检测器

11、71                        辅助时钟产生器

12                           辅助模块

13、33、73                     多工选择单元