[发明专利]半导体结构的集成

说明书

在第一方面，本发明涉及用于在半导体器件中将Si_1‑xGe_x结构(200)与Si_1‑x’Ge_x’结构(110)共同集成的方法，包括：a.提供包括多个Si_1‑xGe_x结构(200)的器件，其中0≤x1，b.在Si_1‑xGe_x结构(200)的子集上沉积GeO₂层(250)，以及c.以足够高的温度加热至少Si_1‑xGe_x结构(200)的子集并且达足够长的时间，以将Si_1‑xGe_x结构(200)的子集变换为Si_1‑x’Ge_x’结构(110)的子集，其中x’x。

技术领域

本发明涉及半导体器件，并且尤其涉及在这种器件中具有不同化学性质的半导体结构的集成。

背景技术

在半导体器件的制造中，将包括不同的半导体材料(诸如不同的沟道材料)的半导体结构共同集成可能是有用的。然而，这种共同集成通常难以实现。例如，第一个问题可能是归因于第一半导体材料在不同半导体材料上的外延生长方面的困难。另一个问题也可能是器件布局的增加的复杂性及其对几个模块的影响，例如，对于不同的沟道材料可能需要分开的内侧壁模块，并且做这些通常并不是简单的事情。另一个问题还可能是不同半导体材料之间的垂直未对准，例如，在其中Si和SiGe层的交替堆叠被形成的情况下，在该情况中，交替地Si和SiGe相对于彼此选择性地被蚀刻，其余的Si和SiGe结构将相对于彼此垂直移位。

US9257450B2描述了一种方法，该方法用于形成第一和第二半导体材料的交替层的堆叠，从堆叠中形成鳍，并选择性地将第二半导体材料的侧壁部分从鳍中移除，以在其中定义凹槽。一种可能的用于集成具有不同化学性质的半导体结构的方法被进一步公开为在衬底上的不同区域中形成包括不同的第一和第二半导体材料的不同的交替层堆叠；然而，在衬底上形成这种不同的堆叠通常并不简单。这一点在期望紧密集成不同的材料，需要形成小尺寸的紧密堆积的堆叠时尤其如此。

因此，在技术上仍然需要改进一些或所有这些问题的方法和器件。

发明内容

本发明的目的是提供用于集成不同化学性质的半导体结构的良好方法和器件。

本发明的各实施例的优点是，集成半导体结构在化学成分上不同，从而使不同的子器件能够被区别地调整(例如，针对n-和p-器件使用不同的材料)。

本发明的各实施例的优点是，不同半导体结构的化学成分可以很容易地在很少或没有集成问题的情况下被独立调整。

本发明的各实施例的优点是，它们允许在CMOS器件中将Si(或Si_1-xGe_x，其中0≤x1)沟道与Ge(或Si_1-x’Ge_x’，其中xx’≤1)沟道共同集成。

本发明的各实施例的优点是，在同一半导体器件内的不同子器件中的对应半导体结构之间没有垂直位移。以上目的通过根据本发明的方法和设备来实现。

在第一方面，本发明涉及用于在半导体器件中将Si_1-xGe_x结构与Si_1-x’Ge_x’结构集成的方法，包括：

a.提供包括多个Si_1-xGe_x结构的器件，其中0≤x1，

b.在Si_1-xGe_x结构的子集上沉积GeO₂层，以及