[发明专利]移位寄存器及其驱动方法、发射驱动电路和显示装置

权利要求书

1.一种移位寄存器，其特征在于，包括：

第一节点控制模块，电连接于输入信号端、第一低电平信号端、第一时钟信号端、第二时钟信号端和高电平信号端，用于根据输入信号、第一低电平信号、第一时钟信号、第二时钟信号和高电平信号，控制第一节点的电平；

第二节点控制模块，电连接于第二低电平信号端、所述第一时钟信号端、所述第二时钟信号端、第三时钟信号端、所述高电平信号端和所述第一节点，用于根据第二低电平信号、所述第一时钟信号、所述第二时钟信号、第三时钟信号、所述高电平信号和所述第一节点的电平，控制第二节点的电平；

输出控制模块，电连接于所述高电平信号端、第三低电平信号端、所述第一节点和所述第二节点，用于根据所述高电平信号、第三低电平信号、所述第一节点的电平和所述第二节点的电平，使输出端输出所述高电平信号或者所述第三低电平信号；

其中，所述输出控制模块中用于输出低电平的晶体管为PMOS晶体管，其控制端电连接所述第一节点，第一端电连接所述第三低电平信号端，第二端电连接所述输出端；所述第一低电平信号VGL1为所述第一节点提供低电平，所述高电平信号为所述第二节点提供高电平时，所述第一节点的低电平控制所述输出控制模块中用于输出低电平的晶体管，使所述输出端输出所述第三低电平信号；所述第一低电平信号VGL1、所述第三低电平信号VGL3和所述输出控制模块中用于输出低电平的晶体管的阈值电压Vth1满足以下关系，VGL3>VGL1+|Vth1|，以使所述输出端在输出所述高电平信号后的下一阶段，完全输出所述第三低电平信号。

2.根据权利要求1所述的移位寄存器，其特征在于，所述第二低电平信号VGL2与所述第三低电平信号VGL3相同，所述第一时钟信号VCK与所述第三时钟信号VCK0相同。

3.根据权利要求2所述的移位寄存器，其特征在于，所述第一时钟信号VCK的低电平、所述第二时钟信号的低电平和所述第三时钟信号VCK0的低电平，均与所述第三低电平信号VGL3的低电平相同；且所述第一时钟信号VCK的高电平、所述第二时钟信号的高电平和所述第三时钟信号VCK0的高电平，均与所述高电平信号的高电平相同。

4.根据权利要求1所述的移位寄存器，其特征在于，所述第二低电平信号VGL2与所述第一低电平信号VGL1相同。

5.根据权利要求2～4任一项所述的移位寄存器，其特征在于，所述第一节点控制模块包括第一晶体管、第二晶体管、第三晶体管、第四晶体管和第一电容，其中，

所述第一晶体管的控制端电连接第三节点，第一端电连接所述第一低电平信号端，第二端电连接所述第一节点；

所述第二晶体管的控制端电连接所述第一时钟信号端，第一端电连接所述输入信号端，第二端电连接所述第三节点；

所述第三晶体管的控制端电连接所述第二时钟信号端，第一端电连接所述第四晶体管的第二端，第二端电连接所述第一节点；

所述第四晶体管的控制端电连接第四节点，第一端电连接所述高电平信号端，第二端电连接所述第三晶体管的第一端；

所述第一电容的第一端电连接所述第三节点，第二端电连接所述第一节点。

6.根据权利要求2～4任一项所述的移位寄存器，其特征在于，所述输出控制模块包括第五晶体管和第六晶体管，其中，

所述第五晶体管的控制端电连接第二节点，第一端电连接所述高电平信号端，第二端电连接所述输出端；

所述第六晶体管的控制端电连接所述第一节点，第一端电连接所述第三低电平信号端，第二端电连接所述输出端。