[发明专利]具有延时分布优化的存储器系统及其操作方法

说明书

本发明提供一种存储器系统及其操作方法，其包括：至少一个CPU，CPU包括多个CPU内核，其中多个CPU内核包括保留CPU内核和主机CPU内核；至少一个PCIe链路，PCIe链路与CPU联接，其中PCIe链路包括至少一个PCIe交换模块和多个存储器装置；以及多个存储器装置，多个存储器装置通过各自的工作负载线程和中断处理程序与主机CPU内核联接，其中主机CPU内核中的每一个的工作负载线程和中断处理程序被优化，为优化的工作负载线程和中断处理程序隔离主机CPU内核，并且在联接到工作负载线程和中断处理程序的主机CPU内核处执行工作负载线程和中断处理程序。

相关申请的交叉引用

本申请要求于2017年3月27日提交的标题为“全闪存阵列延时分布优化”、申请号为62/477,336的美国临时专利申请的优先权，其通过引用并入本文以用于所有目的。

技术领域

本发明的示例性实施例涉及一种半导体存储器存储系统的设备，并且更特别地涉及诊断SSD及其操作方法。

背景技术

计算机环境范例已经转变至可随时随地使用的普适计算系统。由于该事实，诸如移动电话、数码相机和笔记本电脑的便携式电子装置的使用已经快速增长。这些便携式电子装置通常使用具有存储器装置的存储器系统，即数据存储装置。数据存储装置被用作便携式电子装置的主存储器装置或辅助存储器装置。因此，诸如存储器系统的数字数据存储器的可靠性和安全性至关重要。

因为使用存储器装置的数据存储装置不具有移动部件，所以它们提供优良的稳定性、耐久性、高信息访问速度和低功耗。具有这种优点的数据存储装置的示例包括通用串行总线(USB)存储器装置、具有各种接口的存储卡和固态驱动器(SSD)。

SSD可以包括各种闪速存储器部件。闪速存储器部件的两种主要类型以NAND和NOR逻辑门命名。单独的闪速存储器单元呈现与相应门的那些内部特性类似的内部特性。NAND型闪速存储器可以以块(或页面)被写入和读取，其中块(或页面)通常比整个装置小得多。NAND型主要以存储卡、USB闪存驱动器、固态驱动器和类似产品操作，以用于数据的一般存储和传输。

优化的SSD读取I/O延时分布始终是全闪存阵列的非常重要的组成部分。针对非易失性高速存储器(NVMe)SSD装置驱动程序中的Linux内核，优化的SSD读取I/O延时分布尤为重要并且需要被完成。

因此，仍然需要一种具有延时优化机制的半导体存储器系统及其操作方法。鉴于对提高性能的需求不断增长，找到这些问题的回答越来越关键。虽然一直在寻求这些问题的解决方案，但是先前的发展尚未教导或提出任何解决方案，因此长期以来，对于这些问题的解决方案一直困扰本领域的技术人员。

发明内容

本公开的实施例涉及一种半导体存储器系统及其操作方法，该半导体存储器系统能够改善存储器系统的性能和可靠性。

根据本公开的实施例，提供一种存储器系统的设备，其包括：至少一个CPU，CPU包括多个CPU内核，其中多个CPU内核包括保留CPU内核和主机CPU内核；至少一个PCIe链路，PCIe链路与CPU联接，其中PCIe链路包括至少一个PCIe交换模块(switch)和多个存储器装置；以及多个存储器装置，多个存储器装置通过各自的工作负载线程和中断处理程序与主机CPU内核联接，其中主机CPU内核中的每一个的工作负载线程和中断处理程序被优化，为优化的工作负载线程和中断处理程序隔离主机CPU内核，并且在联接到其的主机CPU内核处执行工作负载线程和中断处理程序。