[发明专利]一种栅极驱动电路及显示装置在审
| 申请号： | 201810254076.5 | 申请日： | 2018-03-26 |
| 公开（公告）号： | CN108257575A | 公开（公告）日： | 2018-07-06 |
| 发明（设计）人： | 柳发霖;何孝金;李林;何基强 | 申请（专利权）人： | 信利半导体有限公司 |
| 主分类号： | G09G3/36 | 分类号： | G09G3/36 |
| 代理公司： | 广州粤高专利商标代理有限公司 44102 | 代理人： | 邓义华;廖苑滨 |
| 地址： | 516600 广*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 栅极驱动电路 薄膜晶体管 上拉单元 显示装置 一级单元 栅极驱动电路单元 扫描线驱动信号 输出 辅助单元 复位单元 复位信号 起始信号 驱动能力 下拉单元 信号输出 电容 可用 | ||
1.一种栅极驱动电路，其特征在于：所述栅极驱动电路包括栅极驱动电路单元包括新型上拉单元、下拉单元、起始复位单元以及辅助单元；
所述新型上拉单元包括2个薄膜晶体管和一个电容。
2.根据权利要求1所述的栅极驱动电路，其特征在于：所述新型上拉单元包括薄膜晶体管T7，薄膜晶体管T8及电容C2；薄膜晶体管T7的栅极和薄膜晶体管T8的栅极共联后连接到电容C2一端，电容C2的另一端连接栅极驱动电路单元的GOUT2端，薄膜晶体管T7的漏极和薄膜晶体管T8的漏极连接后连接栅极驱动电路单元的CLK端；薄膜晶体管T8的源极连接到栅极驱动电路单元的GOUT1端；薄膜晶体管T7的源极连接到电容C2另一端。
3.根据权利要求2所述的栅极驱动电路，其特征在于：所述下拉单元包括薄膜晶体管T5和薄膜晶体管T6；薄膜晶体管T5的漏极与薄膜晶体管T6的漏极共连后连接到栅极驱动电路单元的GOUT2端；薄膜晶体管T5的源极与薄膜晶体管T6的源极共联后连接有栅极驱动电路单元的VGL端；薄膜晶体管T6的栅极连接有栅极驱动电路单元的XCLK端，薄膜晶体管T5的连接有电容C1的一端，电容C1的另一端连接到栅极驱动电路单元的CLK端。
4.根据权利要求3所述的栅极驱动电路，其特征在于：所述起始复位单元为薄膜晶体管T1和薄膜晶体管T2；薄膜晶体管T1源极和薄膜晶体管T2源极共联后连接到电容C2的一端；薄膜晶体管T1栅极为栅极驱动电路单元的VST端，薄膜晶体管T2栅极为栅极驱动电路单元的RSET端；薄膜晶体管T2的漏极连接到栅极驱动电路单元的CLK端；薄膜晶体管T1的漏极连接到栅极驱动电路单元的XCLK端。
5.根据权利要求4所述的栅极驱动电路，其特征在于：所述辅助单元为薄膜晶体管T3和薄膜晶体管T4；薄膜晶体管T3栅极和薄膜晶体管T4漏极共连后连接有电容C1，电容C1的另一端连接到CLK端；薄膜晶体管T3漏极和薄膜晶体管T4栅极共连后连接到电容C2一端；薄膜晶体管T3源极和薄膜晶体管T4源极共同连接后连接到VGL端。
6.一种显示装置，其特征在于：所述显示装置包括像素显示区、栅极驱动器、数据驱动器、信号控制器和灰阶电压发生器；所述栅极驱动器包括如权利要求1-5任一所述的栅极驱动电路；所述信号控制器输入端连接外部信号端，第一控制端和数据端连接数据驱动器，第二控制端连接栅极驱动器；所述栅极驱动器的STV端、CLK端、XCLK端及RSET端均连接到外部信号端，栅极驱动器的输出端连接到栅极驱动电路单元；所述数据驱动器的输入端还连接有灰阶电压发生器，灰阶电压发生器的输入端与外部信号端连接。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于信利半导体有限公司，未经信利半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201810254076.5/1.html，转载请声明来源钻瓜专利网。
