[发明专利]晶体管及其制备方法

说明书

本发明提供一种晶体管及其制备方法，属于晶体管(尤其是氮化镓晶体管)技术领域，其可至少部分解决现有的设有P型帽层的晶体管随着使用会出现特性退化、可靠性变差的问题。本发明的晶体管包括：叠置的沟道层和势垒层；在势垒层远离沟道层一侧间隔设置的源极、漏极、栅极；其中，栅极位于源极、漏极间，且与势垒层间设有P型帽层，P型帽层与栅极间形成肖特基接触；所述P型帽层靠近源极和漏极的两侧边缘区为两个相互间隔的电场调制区，所述电场调制区在正栅源电压下能感应出正电荷。

技术领域

本发明属于晶体管(尤其是氮化镓晶体管)技术领域，具体涉及一种晶体管及其制备方法。

背景技术

氮化镓(GaN)半导体具有禁带宽度大、击穿电压高、电子饱和度及漂移速度高等特点，故用其制备的氮化镓晶体管具有击穿电压高、导通电阻低、响应速度快等优点，特别适于作为开关器件。

如图1所示，为改善氮化镓晶体管的性能，使其形成增强型氮化镓高电子迁移率晶体管(GaN HEMT,E-mode GaN High Electron Mobility Transistor)，可在其栅极23与势垒层12间插入P 型帽层3(P-Cap)。但对这样的氮化镓晶体管，当正栅源电压达到一定值时，P型帽层3与沟道间的PN结会导通，引起很大的栅电流。为避免该问题，可在栅极23与P型帽层3间形成肖特基接触 (即形成肖特基结)，故当施加正栅源电压时肖特基结可承受一部分电压，使得容许的栅电压范围增大，避免出现较大的栅电流。

但是，当施加正栅源电压时，栅极23与P型帽层3间的肖特基结会承受反偏电压，并在肖特基结上产生一个电场，且该电场在肖特基结靠近源极、漏极的两边缘区(图中虚线框住的区域)的强度远远大于中心区的强度。由此，在长期工作过程中，肖特基结边缘处的高电场会使得器件特性退化，可靠性变差。

发明内容

本发明至少部分解决现有的设有P型帽层的晶体管随着使用会出现特性退化、可靠性变差的问题，提供一种可避免特性退化，可靠性好的晶体管。

解决本发明技术问题所采用的技术方案是一种晶体管，其包括：

叠置的沟道层和势垒层；

在势垒层远离沟道层一侧间隔设置的源极、漏极、栅极；其中，栅极位于源极、漏极间，且与势垒层间设有P型帽层，P型帽层与栅极间形成肖特基接触；

所述P型帽层靠近源极和漏极的两侧边缘区为两个相互间隔的电场调制区，所述电场调制区在正栅源电压下能感应出正电荷。

优选的是，所述电场调制区为通过对P型帽层靠近源极和漏极的两侧边缘区进行掺杂而形成的高阻区。

进一步优选的是，所述掺杂元素包括氩、氟、氮、氧、硅、铁、碳、硼中的任意一种或多种。

优选的是，所述P型帽层的厚度在20nm至1000nm；

所述电场调制区从P型帽层靠近栅极一侧的表面向下延伸，延伸深度小于或等于P型帽层的厚度。

优选的是，两个电场调制区中，靠近源极的为第一电场调制区，靠近漏极的为第二电场调制区；所述第一电场调制区靠近源极的边缘即为P型帽层靠近源极的边缘，而第一电场调制区远离源极的边缘位于第一界限和第二界限之间，所述第一界限位于第一边缘线靠近源极一侧400nm处，第二界限位于第一边缘线远离源极一侧500nm处，所述第一边缘线为栅极与P型帽层接触的区域的靠近的源极的边缘线；

所述第二电场调制区靠近漏极的边缘即为P型帽层靠近漏极的边缘，而第二电场调制区远离漏极的边缘位于第三界限和第四界限之间，所述第三界限位于第二边缘线靠近漏极一侧400nm处，第四界限位于第二边缘线远离漏极一侧500nm处，所述第二边缘线为栅极与P型帽层接触的区域的靠近的漏极的边缘线。

优选的是，所述晶体管为氮化镓晶体管。