[发明专利]一种威尔金森功分器

说明书

本发明公开了一种威尔金森功分器，包括对称设置的第一分支线结构、第二分支线结构以及用于通信的第一端口、第二端口和第三端口，第一分支线结构和第二分支线结构内设置有电容、金丝键合线、第一传输线以及第二传输线；第一分支线结构和第二分支线结构内部设置有相同数量且对称的电容和金丝键合线，第一分支线结构由内部的电容通过金丝键合线级联形成，第二分支线结构由内部的电容通过金丝键合线级联形成；第一传输线设置在第一端口位置处，第一端口通过第一传输线与第一分支线结构和第二分支线结构连接，所述第二传输线设置在所述第二端口和第三端口位置处；本发明既实现了良好的谐波抑制，又实现了功分器的小型化。

技术领域

本发明涉及电子器件领域，尤其涉及一种威尔金森功分器。

背景技术

功分器是一种将一路输入信号能量分成两路或多路输出相等或不相等能量的器件，被广泛应用于各种电子器件中，为了使得功分器的在应用中具备更高的性能，更长的使用寿命，一般需要对功分器进行谐波抑制等操作，同时这也是行业内的一大挑战。传统的方式是使用一些线性方式，通过使用额外有源元件以减少谐波和噪声相位，如预失真和反馈技术。但是，由于它们的慢波和带阻效应，许多无源元件的紧凑结构，如周期性的光子带隙、电磁带隙和缺陷地结构不断被用来抑制高次谐波，然而，与光子带隙和电磁带隙相同的是，缺陷地结构也需要在背平面上的刻蚀工艺和精确定位，从而增加了加工时间和难度。

发明内容

本发明的目的在于针对现有技术中存在的技术问题，提供一种威尔金森功分器，具体技术方案如下：

一种威尔金森功分器，包括对称设置的第一分支线结构、第二分支线结构以及用于通信的第一端口、第二端口和第三端口，所述第一分支线结构和第二分支线结构内设置有电容、金丝键合线、第一传输线以及第二传输线；

其中，所述第一分支线结构和第二分支线结构内部设置有相同数量且对称的所述电容和金丝键合线，所述第一分支线结构由内部的所述电容通过所述金丝键合线级联形成，所述第二分支线结构由内部的所述电容通过所述金丝键合线级联形成；

所述第一传输线设置在所述第一端口位置处，所述第一端口通过所述第一传输线与所述第一分支线结构和第二分支线结构连接，所述第二传输线设置在所述第二端口和第三端口位置处，所述第二端口通过所述第二传输线与所述第一分支线结构内部的所述电容连接，所述第三端口通过所述第二传输线与所述第二分支线结构内部的所述电容连接。

本发明的进一步改进在于：所述功分器还包括一电阻R，所述电阻R贴设在所述第二传输线上。

本发明的进一步改进在于：所述电容和所述第一端口、第二端口和第三端口以及第一传输线和第二传输线均为微带样式。

本发明的进一步改进在于：一个所述金丝键合线和一个所述电容组合形成一个BWMI单元，所述第一分支线结构和第二分支线结构均由六个所述BWMI单元构成。

本发明提出的功分器中两个分支线结构对称设置，并且在每一个分支线结构中将内部的电容通过金丝键合线级联连接，电容以微带模式制备，在实际情况中，可对电容的面积和金丝键合线的长度进行调节，增加金丝键合线的长度时，可以提高整个功分器的电感值，增大电容面积时，可以提高整个功分器的电容值，这样，可以实现功分器不同程度的谐波抑制效果，同时实现功分器整体的小型化；本发明相对于现有技术的优点为：一方面通过调节电容和金丝键合线实现不同效果的谐波抑制，另一方面可有效缩减功分器的尺寸。

附图说明

图1为本发明威尔金森功分器的结构组成示意图；

图2为本发明分支线结构中的BWMI单元的结构组成示意图；

图3为本发明分支线结构中部分结构的等效电路图；

图4为本发明分支线结构的S参数仿真图；