[发明专利]提供降低的数据线负载的非易失性存储设备

说明书

根据本发明构思的一些实施例的非易失性存储设备可以包括：存储器单元阵列，经由第一多个位线连接到所述存储器单元阵列的第一页面缓冲器，以及经由第二多个位线连接到所述存储器单元阵列的第二页面缓冲器。第一页面缓冲器电路可以包括第一位线选择电路、第一位线截止电路和第一锁存器电路。第二页面缓冲器可以包括第二位线选择电路、第二位线截止电路和第二锁存器电路。第一和第二位线选择电路、第一和第二位线截止电路、以及第一和第二锁存器电路可以在远离所述存储器单元阵列的方向上依次布置。所述数据线的宽度可以大于所述位线的宽度。

相关申请的交叉引用

本申请请求于2017年3月22日向韩国知识产权局提交的韩国专利申请10-2017-0036192号的优先权，其全部内容通过引用结合于此。

背景技术

本发明构思的实施例涉及非易失性存储设备，并且更具体地，涉及包括用于编程和读取存储在存储器单元中的数据的页面缓冲器电路的非易失性存储设备。

半导体存储设备是可以包括比如硅(Si)、锗(Ge)、砷化镓(GaAs)和/或磷化铟(InP)的半导体的存储设备。一些半导体存储设备可以被分类为易失性存储设备或非易失性存储设备。

非易失性存储设备是当电源关闭时可以保存其存储的数据的存储设备。非易失性存储设备的例子包括ROM、PROM、EPROM、EEPROM、闪存设备、PRAM、MRAM、RRAM和FRAM。闪存设备可以主要分为NOR型和NAND型。

使用非易失性存储器的设备的示例包括MP3播放器、数码相机、移动电话、便携式摄像机、闪存卡以及固态盘(SSD)。随着作为储存设备的非易失性存储器的使用范围的扩大，非易失性存储器的容量迅速增加。

发明内容

本发明构思的实施例可以提供对多个数据线具有降低的负载的非易失性存储设备。

根据本发明构思的一些实施例，提供了非易失性存储设备。非易失性存储设备可以包括：存储器单元阵列，经由第一多个位线连接到存储器单元阵列的第一页面缓冲器，以及经由第二多个位线连接到存储器单元阵列的第二页面缓冲器。第一页面缓冲器电路可以包括连接到第一多个位线的第一位线选择电路，经由第一位线选择电路连接到第一多个位线的第一位线截止电路，以及被配置为经由第一数据线输入和输出数据的第一锁存器电路。第二页面缓冲器可以包括连接到第二多个位线的第二位线选择电路，经由第二位线选择电路连接到第二多个位线的第二位线截止电路，以及被配置为经由第二数据线输入和输出数据的第二锁存器电路。第一位线选择电路和第二位线选择电路可以在基底的主表面的第一区域上，第一位线截止电路和第二位线截止电路可以在基底的主表面的第二区域上，第一锁存器电路和第二锁存器电路可以在基底的主表面的第三区域上。第一区域、第二区域和第三区域可以在远离存储器单元阵列的方向上依次布置在基底的主表面上。第一数据线的宽度和第二数据线的宽度各自可以大于第一多个位线中的每一个的宽度和第二多个位线中的每一个的宽度。

根据本发明构思的一些实施例，提供了非易失性存储设备。非易失性存储设备可以包括：存储器单元阵列，经由第一多个位线连接到存储器单元阵列的第一页面缓冲器，以及经由第二多个位线连接到存储器单元阵列的第二页面缓冲器。第一页面缓冲器可以包括：连接到第一多个位线的第一高压电路，经由第一高压电路连接到第一多个位线的第一低压电路，以及配置成经由第一数据线输入和输出数据的第一锁存器电路。第二页面缓冲器可以包括：连接到第二多个位线的第二高压电路，经由第二高压电路连接到第二多个位线的第二低压电路，以及配置成经由第二数据线输入和输出数据的第二锁存器电路。第一高压电路和第二高压电路可以在基底的主表面的第一区域上，第一低压电路和第二低压电路可以在基底的主表面的第二区域上，并且第一锁存器电路和第二锁存器电路可以在基底的主表面的第三区域上。第一区域、第二区域和第三区域可以在远离存储器单元阵列的方向上依次布置在基底的主表面上。第一高压电路和第二高压电路可以被配置为接收相应电压，该电压包括比第一低压电路和第二低压电路被配置为接收的电压更高的范围。