[发明专利]OPC修正方法

说明书

本发明公开了一种OPC修正方法，包括步骤：步骤一、定义出数据收集的图案和区域；步骤二、采用显影后检查收集显影后各区域对应的图案的大小；步骤三、采用刻蚀后检查收集刻蚀后各区域对应的图案的大小；步骤四、根据步骤二和三收集的数据计算各图案在不同区域的尺寸差并得到图案在各区域中的负载效应；步骤五、根据步骤四的反应了负载效应的各图案在不同区域的尺寸差进行对应图案的OPC修正，通过OPC修正来补偿不同区域的图案的尺寸差。本发明能使光刻刻蚀后不同区域的图案特别是接触孔的尺寸差异变小并都达到目标值范围，能提高工艺窗口范围。

技术领域

本发明涉及一种半导体集成电路制造方法，特别是涉及一种OPC修正方法。

背景技术

如图1所示，是现有半导体器件的剖面图；半导体衬底如硅衬底1通过场氧2隔离出有源区，在有源区中分别形成有对应的P阱(PW)3和N阱(NW)4，硅衬底通常为单晶圆片故也称晶圆。NMOS器件形成于P阱3表面上，PMOS器件形成于N阱4的表面上。随着工艺的发展，工艺技术节点进入到28nm以下，28nm以下的技术节点中通常采用HKMG的栅极结构，HK表示栅介质层采用高介电常数材料，MG表示金属栅，图1中NMOS器件和PMOS器件都采用金属栅5。PMOS器件的源漏区中还形成由嵌入式结构6，嵌入式结构6通常采用锗硅(SiGe)外延层。层间膜覆盖在NMOS器件和PMOS器件的HKMG和源漏区的表面并在HKMG和源区和漏区的顶部分别通过穿过层间膜的接触孔7连接到正面金属层。

在半导体集成电路制造领域中，同一片半导体衬底上会同时集成多个半导体器件，且集成电路会分成不同的功能区，例如对应静态随机存储器(SRAM)电路，就包括SRAM区域即SRAM的存储阵列对应的区域和逻辑器件区域，通过逻辑器件实现对SRAM区域中的存储单元进行读写等操作。

随着工艺节点的不断缩小，特别是进入到先进的28纳米以下的工艺技术,孔洞或线宽大小的精准度越趋严格,然而干蚀刻工艺本身在晶圆上之蚀刻行为会受不同蚀刻图案及刻蚀机台本身的不同特征而在晶圆上显现出负载效应，导致蚀刻后的不同区域的图案的宽度大小会有差异，这种差异最终可能会影响产品良率从而使产品良率不稳定并波动。钨接触孔刻蚀在半导体制程工艺上对蚀刻后的宽度大小更是严谨,所以藉由光学临近修正法(OPC)来弥补光刻和蚀刻所造成的问题是一重要的技术。

发明内容

本发明所要解决的技术问题是提供一种OPC修正方法，能使光刻刻蚀后不同区域的图案特别是接触孔的尺寸差异变小并都达到目标值范围，能提高工艺窗口范围。

为解决上述技术问题，本发明提供的OPC修正方法包括如下步骤：

步骤一、定义出数据收集的图案和区域。

步骤二、采用显影后检查(After Developing Inspection，ADI)收集显影后各区域对应的图案的大小。

步骤三、采用刻蚀后检查(After Etch Inspection，AEI)收集刻蚀后各区域对应的图案的大小。

步骤四、根据步骤二和三收集的数据计算各图案在不同区域的尺寸差并得到图案在各区域中的负载效应。

步骤五、根据步骤四的反应了负载效应的各图案在不同区域的尺寸差进行对应图案的OPC修正，通过所述OPC修正来补偿不同区域的图案的尺寸差。

进一步的改进是，步骤一中的图案对应于接触孔的图案。

进一步的改进是，步骤一中对应的区域包括SRAM区域，逻辑器件区域。

进一步的改进是，所述逻辑器件区域分成孤立接触孔分布区域和密集接触孔分布区域。

进一步的改进是，所述OPC修正中，所述SRAM区域的接触孔的尺寸不变。