[发明专利]移位寄存器单元及其驱动方法、栅极驱动电路和显示装置

权利要求书

1.一种移位寄存器单元，其特征在于，包括第一输入子电路、第一输出子电路和第二输出子电路；

所述第一输入子电路连接第一输入端、上拉节点和第一控制端，所述第一输入子电路用于在所述第一输入端的控制下，将所述第一控制端的电压输出至所述上拉节点；

所述第一输出子电路连接所述上拉节点、时钟信号端和输出端；所述第一输出子电路用于在所述移位寄存器单元的第一输出阶段，在所述上拉节点的控制下，将所述时钟信号端的高电压输出至所述输出端；

所述第二输出子电路连接所述输出端、第二输出控制端和第一电压端，所述第二输出子电路用于在所述移位寄存器单元的第二输出阶段，在所述第二输出控制端的控制下，将所述第一电压端的电压输出至所述输出端，输出至所述输出端的电压小于所述时钟信号端的高电压且大于所述时钟信号端的低电压。

2.根据权利要求1所述的移位寄存器单元，其特征在于，所述第二输出子电路包括第一晶体管，所述第一晶体管的栅极连接所述第二输出控制端，所述第一晶体管的第一极连接所述输出端，所述第一晶体管的第二极连接所述第一电压端。

3.根据权利要求2所述的移位寄存器单元，其特征在于，所述第二输出子电路还连接所述上拉节点，所述第二输出子电路还包括第二晶体管，所述第二晶体管的栅极连接所述第二输出控制端，所述第二晶体管的第一极连接所述上拉节点，所述第二晶体管的第二极连接所述第一电压端。

4.根据权利要求1所述的移位寄存器单元，其特征在于，所述第一输入子电路包括第三晶体管，所述第三晶体管的栅极连接所述第一输入端，所述第三晶体管的第一极连接所述第一控制端，所述第三晶体管的第二极连接所述上拉节点。

5.根据权利要求1所述的移位寄存器单元，其特征在于，所述第一输出子电路包括第四晶体管和第一电容；

所述第四晶体管的栅极连接所述上拉节点，所述第四晶体管的第一极连接所述时钟信号端，所述第四晶体管的第二极连接所述输出端；所述第一电容的一端连接所述上拉节点，另一端连接所述输出端。

6.根据权利要求1所述的移位寄存器单元，其特征在于，所述移位寄存器单元还包括下拉控制子电路和下拉子电路；

所述下拉控制子电路连接所述上拉节点、第二电压端、第三电压端和下拉节点；所述下拉控制子电路用于在所述上拉节点的控制下，将所述第三电压端的电压输出至所述下拉节点；或者，用于在所述第二电压端的控制下，将所述第二电压端的电压输出至所述下拉节点；

所述下拉子电路连接所述下拉节点、所述上拉节点、所述第三电压端和所述输出端；所述下拉子电路用于在所述下拉节点的控制下，将所述上拉节点和所述输出端的电位下拉至所述第三电压端。

7.根据权利要求1或6所述的移位寄存器单元，其特征在于，所述移位寄存器单元还包括第二输入子电路；

所述第二输入子电路连接第二输入端、所述上拉节点和第二控制端；所述第二输入子电路用于在所述第二输入端的控制下，将所述第二控制端的电压输出至所述上拉节点。

8.根据权利要求7所述的移位寄存器单元，其特征在于，所述第二输入子电路包括第十一晶体管，所述第十一晶体管的栅极连接所述第二输入端，所述第十一晶体管的第一极连接所述上拉节点，所述第十一晶体管的第二极连接所述第二控制端。

9.根据权利要求2、3、4、5、或8任一项所述的移位寄存器单元，其特征在于，所述晶体管均为N型晶体管或者均为P型晶体管。