[发明专利]套刻标记及其可靠性验证方法

说明书

本发明涉及半导体制造技术领域，尤其涉及一种套刻标记及其可靠性验证方法。所述套刻标记，包括第一测量标记，形成在第一层中，包括多个直线型图形；第二测量标记，形成在第二层中，包括块状图形；所述第二层形成在所述第一层之后；所述块状图形在所述第一测量标记所在平面内的投影位于经过所述多个直线型图形的直线围成的封闭区域内。本发明提高了厚光阻套刻精度量测的准确性，使得厚光阻套刻量测的问题得到有效解决；同时，使得光刻工艺师能够根据套刻参数量测结果判断层与层之间的套刻精度是否符合要求以及套刻补偿值的可靠性。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种套刻标记及其可靠性验证方法。

背景技术

随着技术的发展，半导体工业不断寻求新的方式生产，以使得存储器装置中的每一存储器裸片具有更多数目的存储器单元。在非易失性存储器中，例如NAND存储器，增加存储器密度的一种方式是通过使用垂直存储器阵列，即3D NAND(三维NAND)；随着集成度的越来越高，3D NAND已经从32层发展到64层，甚至更高的层数。

在3D NAND工艺过程中，每一层工艺制程之间的套刻(Overlay)精度极为重要，尤其是位于台阶区域(Staircase)的套刻精度。如果层与层之间发生位置偏移，将会严重影响栅极阵列与金属导线的连接，最终导致金属导线连线短路增加失效率。

随着3D NAND工艺发展中台阶层数的增加和出于降低成本的考虑，在进行光刻制程中的台阶工艺时，需要使用厚度大于3μm的光阻，这就对套刻精度的检测提出了巨大的挑战。现有的套刻标记主要存在以下问题：(1)在厚光阻(光阻厚度大于4μm)的层中均无法正常量测；(2)无法验证套刻机台对于厚光阻套刻精度量测的可靠性，光刻工艺师不能根据厚光阻的量测结果准确判断层与层之间的套刻精度是否符合要求；(3)无法验证套刻机台对于厚光阻套刻补偿值的可靠性，光刻工艺师不能确定厚光阻计算的套刻补偿值能否正确反映实际应该补偿的补值项。

针对上述三个方面的问题，目前主要采用下面两种措施进行应对：第一种，光刻工艺师定期采用薄光阻工艺进行曝光显影，模拟厚光阻的量测结果，以确定套刻是否稳定，同时根据薄光阻反馈的补偿值优化补偿参数；第二种，根据量测蚀刻之后的GB pad(GiantBlock pad，大尺寸块状区域焊垫)附近凸起状标记物与GB pad之间的距离判断台阶位置是否有偏移。但是，上述第一种措施存在如下缺陷：其模拟结果只能反映一段时间内的套刻是否稳定、无法及时发现套刻异常；薄光阻与厚光阻不仅在量测时存在差异，在曝光时也存在一定的差异，虽然该差异对于监测制程稳定性影响不大，但会影响套刻补偿后的实际结果；且该种方式耗时、耗力、耗物。上述第二种措施存在如下缺陷：由于厚光阻的限制，GB pad附近凸起状标记物到GB pad之间的距离只能在刻蚀之后进行量测，当发现套刻存在差异时，无法将晶圆进行返工处理；GB pad附近凸起状标记物与GB pad之间的距离只能近似的反映套刻的平移参量，无法反映其他参量；GB pad附近凸起状标记物与GB pad之间的距离为微米级别，套刻的偏移为纳米级别，利用CD SEM(Critical Dimension Scanning ElectronMicroscope，特征尺寸扫描电子显微镜)机台量测这个距离来判断套刻精度存在很大的随机误差。

发明内容

本发明提供一种套刻标记及其可靠性验证方法，用以解决现有技术不能对厚光阻的套刻精度进行准确量测的问题，同时实现了对套刻精度量测可靠性、以及套刻参量补偿值可靠性的验证。

为了解决上述问题，本发明提供了一种套刻标记，包括：

第一测量标记，形成在第一层中，包括多个直线型图形；

第二测量标记，形成在第二层中，包括块状图形；所述第二层形成在所述第一层之后；所述块状图形在所述第一测量标记所在平面内的投影位于经过所述多个直线型图形的直线围成的封闭区域内。