[发明专利]处理电路及其神经网络运算方法

说明书

本发明提供一种处理电路及其神经网络运算方法。处理电路包括多个处理元件、多个附属存储器、系统存储器、及配置模块。这些处理元件执行运算处理。各附属存储器对应一个处理元件，并且各附属存储器耦接另两个附属存储器。系统存储器耦接所有附属存储器，并且供那些处理元件存取。而配置模块耦接那些处理元件及其对应的附属存储器、以及系统存储器以形成芯片上网络架构，配置模块更依据神经网络运算静态配置那些处理元件的运算作业、以及芯片上网络架构中的数据传输。藉此，可针对神经网络运算进行优化，提供较高的运算效能。

技术领域

本发明是有关于一种处理电路架构，且特别是有关于一种芯片上网络 (network-on-chip，NOC)架构的处理电路及其神经网络(Neural Network，NN) 运算方法。

背景技术

在多核心中央处理单元(Central Processing Unit，CPU)中的各处理器核心、及其高速缓存(Cache)相互连接(interconnect可形成通用的芯片上网络(Network-on-Chip，NOC)架构)(例如，戒指型总线(ring bus)等)，而此架构通常能广泛应付多种功能，从而实现并行运算以提升处理效能。

另一方面，神经网络是一种模仿生物神经网络的结构与功能的数学模型，其可对函式进行评估或近似运算，并经常应用于人工智能领域。一般而言，执行神经网络运算需要抓取大量数据，使存储器之间需要反复执行多次传输作业，以进行大量数据交换，因而花费相当多的处理时间。

然而，通用NoC架构为了能广泛支持各种应用，其数据交换是基于包 (package)的，使包能在芯片上网络架构中路由到目的地，且采用动态路由配置以适用于各种不同应用，而神经网络运算需要存储器之间反复执行大量及多次的数据传输，采用通用Noc架构来映射神经网络算法的运算是低效的。此外，在现有的某些其它NoC架构中，系统存储器所接入的处理元件 (Processing Element，PE)是固定的，且输出到系统存储器的处理元件也是固定的，使得流水线(pipeline)的深度固定，因此其并不适用于运算量较小的台式计算机、笔记本电脑等终端设备的神经网络运算。

发明内容

有鉴于此，本发明提供一种处理电路及其神经网络方法，事先静态配置对NoC架构上的传输及处理作业，并以专用NoC拓朴结构来针对神经网络运算优化。

本发明的处理电路包括数个处理元件、数个附属存储器、系统存储器、及配置模块。这些处理元件执行运算处理。各附属存储器对应那些处理元件中的一者，各附属存储器并连接另两个附属存储器。系统存储器耦接所有附属存储器，并且可供那些处理元件存取。而配置模块耦接那些处理元件及其对应附属存储器、以及系统存储器以形成NoC架构，配置模块更依据神经网络运算静态配置那些处理元件的运算作业、以及NoC架构中的数据传输。

另一方面，本发明的神经网络运算方法，其适用于处理电路，而此神经网络运算方法包括下列步骤。提供用于执行运算处理的数个处理元件。提供数个附属存储器，各附属存储器对应一个处理元件，各附属存储器并耦接另两个附属存储器。提供系统存储器，此系统存储器耦接所有的附属存储器，并供那些处理元件存取。提供配置模块，此配置模块耦接那些处理元件及其对应的附属存储器、以及系统存储器以形成NoC架构。通过此配置模块依据神经网络运算静态配置那些处理元件的运算作业、以及此NoC架构中的数据传输。

基于上述，本发明实施例是事先基于特定神经网络运算而将作业任务静态划分好，并通过对NoC架构进行作业任务(例如，运算作业、数据传输等) 配置，能特地对神经网络运算进行优化，从而提升处理效能且实现高带宽传输。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1A及1B是依据本发明一实施例的处理电路的示意图。