[发明专利]一种基于氧化铌选通管和氧化锆阻变层的1S1R器件及其制造方法

说明书

本发明涉及一种基于氧化铌选通管和氧化锆阻变层的1S1R器件及其制造方法。本发明的1S1R器件从下至上依次包括底电极层、氧化锆阻变层、氧化铌转换层和顶电极层；所述底电极层的厚度为100～300nm，所述阻变层的厚度为15～30nm，所述转换层的厚度为30～80nm，所述顶电极层的厚度为50～300nm，所述阻变层、转换层和顶电极层均是采用磁控溅射的方法形成。本发明采用氧化锆作为阻变层，氧化铌选通管作为转换层，制得的基于氧化铌选通管和氧化锆阻变层的1S1R器件具有较大的非线性值，能够有效减小漏电流、可实现十字交叉阵列的高密度集成，因此非常具有发展潜力和应用价值。

技术领域

本发明涉及信息存储技术，更具体地说，本发明涉及一种基于氧化铌选通管和氧化锆阻变层的1S1R器件及其制造方法。

背景技术

阻变存储器作为下一代非易失性存储器的巨大优势之一就是其优异的小型化潜力。其简单的三层结构可以采用理论上最高集成度(4F²)的十字交叉结构。但是十字交叉结构存在严重的串扰电流问题，会导致器件发生信息误读。串扰电流问题还会增加功耗并限制交叉开关阵列的大小，从而将会严重影响存储器的性能。

目前，为解决潜行路径问题，有几种解决思路，第一种方法就是抑制电流反向流过器件，而至允许电流从一个方向流经器件。这种方法通常通过集成额外的整流器件，如晶体管、二极管或者利用具有整流效应的材料来实现；第二种方法是设计全新的存储单元结构和信息读取方式，例如采取互补型阻变存储器结构；第三种方法通常通过将器件在低阻态时的电流曲线变成非线性的，非线性的电流电压曲线使得所有存储单元在小电压读取时都表现出高阻态，再配合以特定的读取方式就可以抑制串扰电流。

由于与CMOS工艺的兼容性，构成晶体管-电阻器(1T1R)结构，利用晶体管作为整流器件来抑制串扰电流。器件操作时，对应晶体管打开，其它闭合，这样就避免串扰电流的问题。但是1T1R是一种有源结构，器件面积取决于晶体管的大小，不利于高密度集成。另一方面，晶体管结构复杂并且制备过程中所需要的加工温度非常高，不利于获得成本低并且性能稳定的阻变存储器。二极管-电阻器(1D1R)结构只适用于单极性阻变存储器，双极性阻变器件不能采用。CRS结构过于复杂，制备困难且成本较高，且破坏性读取方式。

选通管-电阻器(1S1R)结构是指串联一个阻变存储器和一个双向选通管器件来共同构成一个存储单元。选通管可以看作是一种非线性电阻，其在低电压和高电压下的阻值差距非常大，常常有几个数量级的差别。不同于二极管单向导通的特点，双向选通管具有对称的电流电压曲线。在双向选通管器件与阻变器件组成的1S1R结构中，在正向扫描时，当扫描电压大于选通管器件的正向开启电压时，选通器件打开，但是整个器件(1S1R)要到阻变单元的转变电压才会转变到低阻态。在电压降至正向保持电压之前选通管器件始终保持为开启状态。

发明内容

本发明的目的是针对解决上述漏电流问题，提供一种基于氧化铌选通管和氧化锆阻变层的1S1R器件及其制造方法，本发明的1S1R器件，具有优异的抗串扰能力，为RRAM的大规模集成提供了技术支撑。

为了实现本发明的上述第一个目的，发明人经过大量的试验研究，开发出了一种基于氧化铌选通管和氧化锆阻变层的1S1R器件，所述1S1R器件从下至上依次包括底电极层、阻变层、转换层和顶电极层，其中：所述底电极层为FTO、ITO、ZTO或TiN材料中的任一种，所述阻变层为氧化锆薄膜材料，所述转换层为氧化铌薄膜材料，所述顶电极层为Pt薄膜材料，所述的氧化铌为NbO_x。

进一步地，上述技术方案中所述的氧化铌为五氧化二铌。

进一步地，上述技术方案中所述底电极层的厚度为100～300nm，所述阻变层的厚度为15～30nm，所述转换层的厚度为30～80nm，所述顶电极层的厚度为50～300nm。