[发明专利]半导体元件及用于制造半导体元件的方法在审
申请号: | 201810214160.4 | 申请日: | 2018-03-15 |
公开(公告)号: | CN108630597A | 公开(公告)日: | 2018-10-09 |
发明(设计)人: | 黄彦智;陈育裕 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768;H01L21/311 |
代理公司: | 北京东方亿思知识产权代理有限责任公司 11258 | 代理人: | 桑敏 |
地址: | 中国台*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 心轴 半导体元件 间隔层 硬掩模图案 方向延伸 硬掩模层 去除 上表面 开口 制造 填充心轴 心轴线 元件层 掩模 垂直 暴露 覆盖 延伸 | ||
本公开涉及半导体元件及用于制造半导体元件的方法。一种用于制造半导体元件的方法包括:形成覆盖半导体元件的元件层的硬掩模层、在硬掩模层上形成心轴底层、以及在心轴底层上形成心轴层。心轴层具有沿第一方向延伸的多条心轴线。在心轴底层中形成在基本垂直于第一方向的第二方向上延伸的多个开口。在心轴底层和心轴层上形成间隔层。间隔层填充心轴底层中的多个开口。去除间隔层的一些部分以暴露心轴底层的上表面和心轴层的上表面,并且去除心轴层。通过使用间隔层的剩余部分作为掩模,去除心轴底层和硬掩模层,以形成具有沿第一方向延伸的第一硬掩模图案线和沿第二方向延伸的第二硬掩模图案线的硬掩模图案。
技术领域
本公开涉及半导体集成电路,并且更具体地涉及半导体元件及用于制造半导体元件的方法。
背景技术
随着半导体元件中的特征密度增加,导线的宽度、以及半导体元件中后段制程(BEOL)互连结构的导线之间的间隔也需要按比例缩小。在5nm/7nm节点及其之后的节点处,由底层线路和设备的密度不同而引起的沉积膜的形貌不同使得传统的BEOL互连处理更加困难。由于形貌不同,当将绝缘材料填充到通过光刻操作形成的间隔开口中时,绝缘材料的量可能不同。如果在间隔开口中填充的绝缘材料太少,则在后续的互连形成操作中可能导致短路。如果在间隔中填充的绝缘材料太多,则在后续的互连形成操作中可能形成断路。
发明内容
根据本公开的第一方面,提供了一种用于制造半导体元件的方法,包括:形成覆盖半导体元件的元件层的硬掩模层;在硬掩模层上形成心轴底层;在心轴底层上形成心轴层,其中心轴层具有沿第一方向延伸的多条心轴线;在心轴底层中形成在基本垂直于第一方向的第二方向上延伸的多个开口;在心轴底层和心轴层上形成间隔层,其中间隔层填充心轴底层中的多个开口;去除间隔层的一些部分以暴露心轴底层的上表面和心轴层的上表面;去除心轴层;以及通过使用间隔层的剩余部分作为掩模,将心轴底层和硬掩模层图案化,以形成具有沿第一方向延伸的第一硬掩模图案线和沿第二方向延伸的第二硬掩模图案线的硬掩模图案。
根据本公开的第二方面,提供了一种用于制造半导体元件的方法,包括:在一个或多个设备上形成层间电介质层,一个或多个设备被布置在半导体衬底上;在层间电介质层上形成硬掩模层;在层间电介质层上形成心轴底层;在心轴底层上形成在第一方向上延伸的多条心轴线;在心轴底层中形成在基本垂直于第一方向的第二方向上延伸的合并切口;在心轴线上形成间隔层,其中间隔层填充合并切口;各向异性地蚀刻间隔层以形成沿着心轴线在第一方向上延伸的多个间隔;以及使用间隔作为掩模,将心轴底层和硬掩模层图案化;其中,心轴底层、心轴线和硬掩模层由不同的材料制成。
根据本公开的第三方面,提供了一种用于制造半导体元件的方法,包括:在元件层上形成层间电介质层,元件层中嵌入有一个或多个设备;在层间电介质层上形成层堆叠,层堆叠从层间电介质层开始按顺序包括:蚀刻停止层、硬掩模层、心轴底层、以及心轴层;在层堆叠上形成第一抗蚀剂层;将第一抗蚀剂层图案化;将第一抗蚀剂层中的图案延伸至心轴层中,以暴露心轴层的一部分,从而形成包括在第一方向上延伸的多条心轴线的心轴层;去除第一抗蚀剂层;形成第二抗蚀剂层;将第二抗蚀剂层图案化以在第二抗蚀剂层中形成在基本垂直于第一方向的第二方向上延伸的开口;将第二抗蚀剂层中的图案延伸至心轴底层中,以暴露硬掩模层的一部分;在硬掩模层的暴露部分、心轴底层和心轴层上形成共形间隔层;去除间隔层的一些部分以暴露心轴底层的上表面和心轴层的上表面;在心轴底层、心轴层和间隔层上形成第三抗蚀剂层;将第三抗蚀剂层图案化以形成在心轴线上延伸的开口;将第三抗蚀剂层中的图案延伸穿过心轴线以去除心轴层;去除第三抗蚀剂层;通过使用间隔层的剩余部分作为掩模,将心轴底层和硬掩模层图案化,以形成具有沿第一方向延伸的第一硬掩模图案线和沿第二方向延伸的第二硬掩模图案线的硬掩模图案;以及去除间隔层的剩余部分。
附图说明
当结合附图阅读以下具体实施方式时,可以从以下具体实施方式中最好地理解本公开。要强调的是,根据行业的标准做法,各种特征并未按比例绘制并且仅用于说明的目的。事实上,为了讨论的清楚起见,可以任意增大或减小各种特征的尺寸。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810214160.4/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造