[发明专利]数据采集闪存读写方法及系统

说明书

本发明提供了一种数据采集闪存读写系统，包含数据采集单元与读取单元，所述数据采集单元包含CPU、外部总线、外部总线桥接芯片、解码模块、CPU总线接口模块、采集读取控制模块、采集模块、随机存储器驱动模块、闪存驱动模块、模拟多路切换开关、模数转换芯片、采集驱动模块以及闪存芯片。本发明还提供了一种数据采集闪存读写方法。本发明充分考虑的可重用性和和维护性，实现占用逻辑资源少，可在适应于航天的常见的反熔丝FPGA实现。

技术领域

本发明涉及储存技术领域，具体地，涉及数据采集闪存读写方法及系统。

背景技术

随着信息科学的飞速发展，数据采集和存储技术已经是数字信号处理中非常重要的环节，将决定整个系统的性能，该技术广泛应于雷达、通信、航天等领域。专利文献CN103412966B提供了一种高速数据采集存储装置，包括：模数转换装置，用于将接收的模拟信号转化为数字信号；信号分流装置，用于将所述数字信号分流到多路闪存通道；多路NandFlash，对应连接多路闪存通道，用于存储由多路闪存通道传送的数据信号。借此可以方便的对数据进行采集，简化主机和硬盘对数据的采集操作。但是该专利文献并没有给出如何在空间环境中抗单粒子翻转的措施。

发明内容

针对现有技术中的缺陷，本发明的目的是提供一种数据采集闪存读写方法及系统。

根据本发明提供的数据采集闪存读写方法，包含数据采集步骤与读取步骤；

所述数据采集步骤包含以下步骤：

步骤C1：外部总线桥接芯片接收到外部总线上指令后向CPU发出中断请求；

步骤C2：CPU响应中断请求，命令解码模块读取映射到外部总线桥接芯片中指定地址段中的指令；

步骤C3：命令解码模块解码指令，并将解码后的指令写入映射到CPU总线接口模块的地址段的指定地址中；

步骤C4：CPU总线接口模块将解码后的指令送往采集读取控制模块，采集读取控制模块控制采集模块控制采集驱动模块、随机存储器驱动模块、闪存驱动模块工作，令模拟电压先后经过模拟多路切换开关、模数转换芯片、采集驱动模块、随机存储驱动模块、闪存驱动模块，进入闪存芯片。

优选地，所述读取步骤包含以下步骤：

步骤R1：外部总线桥接芯片接收到外部总线上的指令后向CPU发出中断请求；

步骤R2：CPU响应中断请求，命令解码模块读取映射在外部总线桥接芯片中指定地址段中的指令；

步骤R3：命令解码模块解码指令，并将解码后的指令送往数据组帧模块；

步骤R4：数据组帧模块收到解码后的指令后组成帧；

步骤R5：数据组帧模块通过写映射在CPU总线接口模块中指定的地址发送读准备指令；

步骤R6：CPU总线接口模块解码后的读准备指令发送给采集读取控制模块；

步骤R7：读取控制模块通过控制闪存驱动模块产生驱动波形，将闪存芯片中一页的数据读入闪存芯片内部的缓冲区中；

步骤R8：数据组帧模块将所述帧送往内部总线缓冲区地址，通过读写映射在CPU总线接口模块中指定的地址将闪存芯片缓冲区中的数据送到内部总线缓冲区。

优选地，所述模数转换模块包括模数转换芯片与模拟多路转换切换开关；

多个所述模数转换模块共用同一个数据总线。

本发明还一种数据采集闪存读写系统，包含数据采集单元与读取单元；