[发明专利]可配置硬件算力的AI运算加速板卡及其处理方法、服务器

权利要求书

1.一种可配置硬件算力的AI运算加速板卡，其特征在于，包括：

PCIE接口，用于连接主机的PCIE插槽；

接口桥接电路，用于将PCIE接口转换为与AI加速处理芯片适配的Serdes接口；

至少一个AI加速处理芯片，用于执行AI运算加速处理，所述AI加速处理芯片包括第一Serdes接口和第二Serdes接口；

至少一个电源管理芯片，用于对所述至少一个AI加速处理芯片分别进行供电；

其中，所述AI加速处理芯片的数量是可配置的，当所述AI加速处理芯片为多个时，多个AI加速处理芯片通过第一Serdes接口和第二Serdes接口依次级联。

2.根据权利要求1所述的AI运算加速板卡，其特征在于，当所述AI加速处理芯片为一个时，所述AI加速处理芯片通过第一Serdes接口与接口桥接电路进行通信连接。

3.根据权利要求1所述的AI运算加速板卡，其特征在于，当所述AI加速处理芯片为多个时，所述AI加速处理芯片通过第二Serdes接口与下一级AI加速处理芯片进行通信连接。

4.根据权利要求1所述的AI运算加速板卡，其特征在于，所述AI运算加速板卡的各部件承载于一PCB载板。

5.根据权利要求1所述的AI运算加速板卡，其特征在于，所述PCIE接口还用于接收主机CPU发送的数据，并转发给所述接口桥接电路。

6.根据权利要求5所述的AI运算加速板卡，其特征在于，所述接口桥接电路用于将所述主机CPU发送的数据中的待运算数据转换后经由Serdes接口发送给所述AI加速处理芯片进行处理。

7.根据权利要求6所述的AI运算加速板卡，其特征在于，所述AI加速处理芯片对所述待运算数据进行处理包括对所述待运算数据进行深度学习计算。

8.根据权利要求7所述的AI运算加速板卡，其特征在于，所述AI加速处理芯片包括ASIC处理芯片。

9.根据权利要求7所述的AI运算加速板卡，其特征在于，所述AI加速处理芯片包括张量处理单元TPU。

10.根据权利要求6所述的AI运算加速板卡，其特征在于，所述接口桥接电路包括：

PCIE接口模块，用于接收主机CPU发送的数据，并将所述数据转换为并行数据；

AXI总线模块，用于将所述并行数据中的待运算数据分发给芯片链路模块，将所述并行数据中的控制命令分发给控制模块；

芯片链路模块，用于对所述待运算数据进行存取；

转换模块，用于将芯片链路模块存取的并行待运算数据转换为串行数据；

Serdes接口模块，用于将转换后的所述串行数据发送给AI加速处理芯片进行处理；

控制模块，用于接收所述AXI总线模块分发的控制命令，根据所述控制命令对AI加速处理芯片进行控制、调度。

11.根据权利要求6所述的AI运算加速板卡，其特征在于，所述接口桥接电路还用于接收所述AI加速处理芯片的运算结果数据，并经由所述PCIE接口发送给主机CPU。

12.根据权利要求1所述的AI运算加速板卡，其特征在于，所述至少一个电源管理芯片的数量根据所述至少一个AI加速处理芯片的数量对应配置。

13.根据权利要求12所述的AI运算加速板卡，其特征在于，所述至少一个电源管理芯片连接到所述接口桥接电路，所述接口桥接电路还用于控制所述至少一个电源管理芯片对相应的AI加速处理芯片进行供电。

14.根据权利要求13所述的AI运算加速板卡，其特征在于，所述接口桥接电路还用于检测所述至少一个电源管理芯片中的故障芯片。