[发明专利]一种层次化多重冗余的磁性随机存储器及其运行方法

说明书

本发明提供了一种层次化多重冗余的磁性随机存储器，包括控制电路、错误检测和校正电路、存储模块、行列地址映射表、块地址映射表；存储模块由K+K’个数据块组成，其中K个数据块是普通块，另外K’个数据块是冗余块；每个数据块有M+M’行、N+N’列，其中M个行是普通行，另外M’个行是冗余行，其中N个列是普通列，另外N’个列是冗余行。本发明通过在不同层次上的冗余，避免了对每一块/行/列都配置专门的失效地址映射表，使用错误检测和校正电路进行实时的错误检测和失效地址映射表更新。从而以较低的成本，使MRAM芯片在部分存储单元失效的情况下仍然能正常工作。

技术领域

本发明涉及一种存储装置，具体涉及一种层次化多重冗余的磁性随机存储器及其操作方法，属于半导体存储技术领域。

背景技术

MRAM是一种新的内存和存储技术，可以像SRAM/DRAM一样快速随机读写，还可以像Flash闪存一样在断电后永久保留数据。它的经济性相当地好，单位容量占用的硅片面积比SRAM有很大的优势，比在此类芯片中经常使用的NOR Flash也有优势，比嵌入式NOR Flash的优势更大。它的性能也相当好，读写时延接近最好的SRAM，功耗则在各种内存和存储技术最优。而且MRAM不像DRAM以及Flash那样与标准CMOS半导体工艺不兼容，MRAM可以和逻辑电路集成到同一个芯片中。

MRAM的读出电路需要检测MRAM记忆单元(磁性隧道结)的电阻。由于磁性隧道结的电阻可能会因为生产工艺、读写次数、温度等原因漂移，从而导致数据错误(读出的数据比特与之前最近一次写入的数据比特相反)。为解决这一问题，可以加入冗余部分，在MRAM的某些部分出现问题时，用冗余部分将其替换。而电路的正确性检测，可以在芯片生产后，或是使用过程中，通过控制芯片将测试数据写入并读出后与写入数据相比较实现。

对于冗余电路而言，关键在于成本和效果的权衡。冗余部分放的太多，则存储电路和相应控制电路特别是地址映射表的成本高；冗余部分不足，则在电路失效时，没有足够的替换。另外对失效电路的检测操作也比较复杂，需要大量的时间和额外的读写操作。并且，检测不够实时，在两次检测当中出现的电路失效只有到下一次检测时才知道，中间仍有数据丢失的风险。若检测频率过高，则一方面消耗系统资源，另一方面也导致记忆单元的磨损。

发明内容

有鉴于现有技术的上述缺陷，本发明所要解决的技术问题是：MRAM在使用过程中的持久性问题。

为了解决上述技术问题，本发明提供了一种层次化多重冗余的磁性随机存储器，包括控制电路、错误检测和校正电路、存储模块、行列地址映射表、块地址映射表；存储模块由K+K’个数据块组成，其中K个数据块是普通块，另外K’个数据块是冗余块；每个数据块有M+M’行、N+N’列，其中M个行是普通行，另外M’个行是冗余行，其中N个列是普通列，另外N’个列是冗余行；每个冗余块、每个冗余行和每个冗余列均有一个已占用状态位，已占用状态位的初始值均为0。

进一步地，行列地址映射表中共有I条记录，每一条记录对应普通行中的一个失效行或普通列中的一个失效列，I大于或者等于M’+N’。

进一步地，行列地址映射表中每一条记录包括以下条目及条目信息：

a)有效位，表示该条记录是否有效，初始值为0；

b)替换标志位，表示该行/该列是否需被替换，初始值为0；

c)行列标志，表示是行或者列；

d)错误计数，表示该行/该列出错的次数，初始值为0；

e)行列地址，表示出错行/出错列的地址；

f)映射地址，表示出错行/出错列被映射到的冗余行/冗余列的地址。

进一步地，L个行列地址映射表构成一个行列地址映射表池，其中每个行列地址映射表对应块地址映射表中的一条记录，块地址映射表中的记录条数大于或等于L。