[发明专利]针对快速数据传输执行监听操作的存储装置及其方法

说明书

根据本发明构思的示例实施例的存储器控制器包括：系统总线；第一直接存储器存取引擎，其被构造为通过系统总线将数据写入缓冲存储器中；监听器，其被构造为通过在系统总线周围监听，输出指示数据是否被存储在缓冲存储器中的通知信息；以及第二直接存储器存取引擎，其被构造为响应于来自监听器的通知信息将写入在缓冲存储器中的数据发送至主机。本发明构思还提供了一种存储装置以及一种操作存储装置的方法。

相关申请的交叉引用

本申请要求于2017年3月10日提交的韩国专利申请No.10-2017-0030763的优先权，该申请的全部内容以引用方式并入本文中。

技术领域

本发明构思涉及半导体存储器，并且更具体地说，涉及存储器控制器和包括存储器控制器的存储装置。

背景技术

半导体存储器装置分为当断电时丢失其存储的数据的易失性存储器装置(诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM等)和即使断电也保持其存储的数据的非易失性存储器装置(诸如只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪速存储器装置、相变RAM(PRAM)、磁性RAM(MRAM)、电阻RAM(RRAM)、铁电RAM(FRAM)等)。

闪速存储器装置广泛用作计算系统的大容量存储介质。随着计算技术发展，对于基于闪存的大容量存储介质，需要极大地改进性能。为了提高基于闪存的大容量存储介质的性能，各种技术或者各种装置得到了发展。

发明内容

本发明构思的示例实施例提供了一种存储器控制器。所述存储器控制器可包括：系统总线；第一直接存储器存取(DMA)引擎，其被构造为通过系统总线在缓冲存储器中写入数据；监听器，其被构造为通过在系统总线周围监听，输出指示数据是否存储在缓冲存储器中的通知信息；以及第二直接存储器存取(DMA)引擎，其被构造为响应于来自监听器的通知信息将写入在缓冲存储器中的数据发送至主机。

本发明构思的示例实施例提供了一种存储装置。所述存储装置可包括：非易失性存储器装置、存储器控制器，其被构造为根据主机的请求将存储在非易失性存储器装置中的数据发送至主机；以及缓冲存储器装置，其被构造为根据存储器控制器的控制暂时存储数据。存储器控制器可包括：系统总线；第一直接存储器存取(DMA)引擎，其被构造为通过系统总线将来自非易失性存储器装置的数据写入在缓冲存储器装置中；监听器，其被构造为通过在系统总线周围监听，输出指示数据是否存储在缓冲存储器装置中的通知信息；以及第二直接存储器存取(DMA)引擎，其被构造为响应于来自监听器的通知信息将写入在缓冲存储器装置中的数据发送至主机。

附图说明

下面，将参照附图更详细地描述本发明构思的实施例。然而，本发明构思的实施例可按照不同形式实施，并且不应理解为限于本文阐述的实施例。相反，提供这些实施例以使得本公开将是彻底和完整的，并且将把本发明构思的范围完全传递给本领域技术人员。相同的附图标记始终指代相同的元件。

图1是示出根据本发明构思的示例实施例的计算系统的框图。

图2是详细示出图1的存储器控制器的框图。

图3是示出图2的存储器控制器的操作的流程图。

图4是详细示出图3的存储器控制器的操作的流程图。

图5是用于详细解释图4的流程图中所示的操作的概念图。

图6是示出基于轮询操作的DMA操作的时序图。

图7是示出基于根据本发明构思的示例实施例的监听操作的DMA操作的时序图。

图8是示出根据本发明构思的示例实施例的计算系统的框图。

图9是示出图8的存储器控制器的操作的流程图。