[发明专利]半导体装置及其制造方法

说明书

本发明提供一种半导体装置及半导体装置的制造方法，半导体装置包含基体、器件层和包含第1膜的膜。上述基体包含第1半导体元件，且具有第1面、第2面和位于上述第1面与上述第2面之间的侧面。上述器件层包含与上述第1半导体元件电连接的第2半导体元件，且被设置于上述基体的第1面上。上述包含第1膜的膜包含第1区域、第2区域及第3区域。在第1方向，上述基体位于上述第1区域与器件层之间。在与上述第1方向交叉的第2方向，上述基体位于上述第2区域与上述第3区域之间。上述第1膜将上述第2面、及上述侧面的凹凸埋入。

相关申请的交叉引用

本申请基于2017年3月29日提交的日本专利申请No.2017-064974，并主张优先权，在此引用该申请的全部内容作为参考。

技术领域

本发明的实施方式一般涉及半导体装置及其制造方法。

背景技术

半导体芯片的薄化正在发展。薄化后的半导体芯片中“翘曲”增大。一直期待“翘曲”的抑制。

发明内容

本发明的一实施方式提供一种半导体装置，其具备：

基体：所述基体包含第1半导体元件，且具有第1面、第2面和位于所述第1面与所述第2面之间的侧面，

器件层：所述器件层包含与所述第1半导体元件电连接的第2半导体元件，且被设置于所述基体的第1面上，和

包含第1膜的膜：所述包含第1膜的膜包含第1区域、第2区域和第3区域，而且，在第1方向，所述基体位于所述第1区域与所述器件层之间，在与所述第1方向交叉的第2方向，所述基体位于所述第2区域与所述第3区域之间，

所述第1膜将所述第2面及所述侧面的凹凸埋入。

本发明的另一实施方式提供一种半导体装置，其具备：

基体：所述基体包含第1半导体元件，且具有第1面、第2面和位于所述第1面与所述第2面之间的侧面，

器件层：所述器件层包含与所述第1半导体元件电连接的第2半导体元件，且被设置于所述基体的第1面上，

包含第1膜的膜：所述包含第1膜的膜包含第1区域，在第1方向，所述基体位于所述第1区域与所述器件层之间，和

包含第4膜的膜：所述包含第4膜的膜包含第4区域、第5区域和第6区域，而且，在所述第1方向，所述基体和所述包含第1膜的膜位于所述第4区域与所述器件层之间，在与所述第1方向交叉的第2方向，所述基体位于所述第5区域与所述第6区域之间，

所述第1膜将所述第2面的凹凸埋入，

所述第4膜将所述侧面的凹凸埋入。

另外，本发明的一实施方式提供一种半导体装置的制造方法，其包括：

将包含具备器件层的第1面和在第1方向与所述第1面离开的第2面的半导体晶片沿着与所述第1方向交叉的第2方向和与所述第1方向及所述第2方向交叉的第3方向进行切割，

使所述第2面后退，将所述半导体晶片分离成多个半导体芯片，

在被分离成所述多个半导体芯片的所述半导体晶片的所述第2面上和位于所述第1面与所述第2面之间的侧面上，形成包含第1膜的膜。

本发明的另一实施方式提供一种半导体装置的制造方法，其包括：

使包含具备器件层的第1面和在第1方向与所述第1面离开的第2面的半导体晶片的所述第2面后退，

在所述半导体晶片上形成包含第1膜的膜，