[发明专利]半导体器件的形成方法

说明书

本发明公开了一种半导体器件的形成方法，包括：提供半导体衬底，在半导体衬底上形成有刻蚀停止层，在刻蚀停止层上方形成有第一掩膜结构，第一掩膜结构包括多个间隔分布的第一子掩膜结构，相邻第一子掩膜结构之间包括第一凹槽；形成充满第一凹槽的第二掩膜结构；刻蚀部分第二掩膜结构，以形成连接孔，连接孔的内壁包括与之相邻的两个第一子掩膜结构的部分侧壁；和填充连接孔，以形成第三掩膜结构。进而得到尺寸较小，结构更加规整的掩膜线段结构。

技术领域

本发明涉及半导体制造领域，特别涉及一种半导体器件的形成方法。

背景技术

随着半导体器件体积的缩小，半导体结构的尺寸变得更小。此时，需要与小尺寸结构相适应的其他结构。通常，利用光刻胶对材料进行刻蚀，进而得到小尺寸的器件和结构。但是利用光刻胶刻蚀得到的结构，其尺寸并不能达到预期目标，即发生尺寸的偏大或者偏小，而且形成结构的侧壁粗糙度比较大。更重要的是，利用光刻胶不能获得较小尺寸的沟槽或结构线段。

因此，亟须一种能够形成较小尺寸沟槽或者结构线段的半导体器件的形成方法。

发明内容

本发明的实施例公开了一种半导体器件的形成方法，形成多层掩膜材料层，最终得到尺寸较小但是长度不同的掩膜线段结构。

本发明公开了一种半导体器件的形成方法，包括：提供半导体衬底，在半导体衬底上形成有刻蚀停止层，在刻蚀停止层上方形成有第一掩膜结构，第一掩膜结构包括多个间隔分布的第一子掩膜结构，相邻第一子掩膜结构之间包括第一凹槽；形成充满第一凹槽的第二掩膜结构；刻蚀部分第二掩膜结构，以形成连接孔，连接孔的内壁包括与之相邻的两个第一子掩膜结构的部分侧壁；和填充连接孔，以形成第三掩膜结构。

根据本发明的一个方面，形成充满第一凹槽的第二掩膜结构的工艺步骤包括：形成充满第一凹槽并覆盖第一子掩膜结构的第二掩膜材料层；和采用机械平坦化工艺研磨第二掩膜材料层，形成第二掩膜结构，第二掩膜结构的顶部与第一掩膜结构的顶部平齐。

根据本发明的一个方面，形成第二掩膜材料层的工艺为旋涂工艺。

根据本发明的一个方面，形成填充连接孔的第三掩膜结构的工艺步骤包括：形成填充连接孔以及覆盖第一掩膜结构和第二掩膜结构的第三掩膜层；和除去部分第三掩膜层，直至暴露第一掩膜结构和第二掩膜结构的顶部，保留在连接孔内的第三掩膜层为第三掩膜结构。

根据本发明的一个方面，除去部分第三掩膜层的工艺包括：等离子体干法刻蚀。

根据本发明的一个方面，等离子体干法刻蚀的工艺参数包括：气压范围为2mTorr～200mTorr，功率范围为100W～1000W，离子束电压范围为0V～200V，CF₄的流量范围为10sccm～200sccm，O₂的流量范围为0sccm～50sccm，N₂的流量范围为0sccm～200sccm，He的流量范围为0sccm～500sccm。

根据本发明的一个方面，等离子体干法刻蚀对第三掩膜层相对于第二掩膜结构的刻蚀选择比大于等于5。

根据本发明的一个方面，第一掩膜结构与第三掩膜结构的材料包括TiO_x。

根据本发明的一个方面，第二掩膜结构的材料包括ZrO_x。

根据本发明的一个方面，连接孔贯穿第二掩膜结构，连接孔的底部为刻蚀停止层的表面。

根据本发明的一个方面，在暴露第一掩膜结构和第二掩膜结构的顶部后，还包括：利用等离子体刻蚀工艺刻蚀余下的第二掩膜结构，直至暴露刻蚀停止层。