[发明专利]电平位移结构及其制造方法

说明书

本发明公开了一种电平位移结构，包括：LDMOS、对通隔离区和高边区域；对通隔离区包括具有第二导电类型的第一埋层和具有第二导电类型的第二阱区，第二阱区和底部的第一埋层连接；LDMOS的漂移区由第一外延层组成，在漂移区的表面上形成有漂移区场氧；在漂移区场氧底部漂移区中形成有降低表面电场结构，降低表面电场结构包括两层以上的第二导电类型注入层；最底层第二导电类型注入层的注入深度等于第二阱区和第一埋层的连接位置且在连接位置出叠加有和最底层第二导电类型注入层同时形成的第三注入区。本发明公开了一种电平位移结构的制造方法。本发明能减少对通隔离区的漏电同时加强降低表面电场的效果以及降低导通电阻。

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种电平位移结构；本发明还涉及一种NLDMOS器件的制造方法。

背景技术

目前高压集成电路(HVIC)的工艺中，为了实现高边、低边驱动，需要一个高压隔离环，让高边能直接接市电，这个区域需要能承受600V以上高压，同时需要一个电平位移结构把市电高压转成低电压传到低边，给低边电路供电。

现有技术中，通常采用LDMOS来实现电平位移结构，如图1所示，是现有电平位移结构的结构示意图，图1中以N型LDMOS即NLDMOS为例进行说明，现有电平位移结构包括：LDMOS201、对通隔离区202和高边区域203。

在P型半导体衬底如硅衬底101的表面形成由N型外延层102，N型埋层103和P 型埋层104形成在二者的界面。

LDMOS201的体区106由P阱组成，在P型埋层104的顶部形成有P阱105，P型埋层104和P阱105上下连接形成对通隔离区202。

在N型外延层102的表面形成由多个场氧107，其中位于LDMOS的漂移区的表面的场氧107单独用标记107a标出，本申请文件中将漂移区表面的场氧107称为漂移区场氧107a。其中漂移区由位于体区106和漏区112之间的N型外延层102组成。

在漂移区场氧107a底部的漂移区中形成有P型顶层(Ptop)108，P型顶层108 在图1中也用Ptop表示，Ptop表示位于N型外延层顶部的埋层，这里本申请文件中将Ptop称为P型顶层。Ptop108是通过离子注入形成，主要作用是形成降低表面电场 (RESURF)效果；Ptop108和漂移区顶部的漂移区场氧107a和多晶硅场板110a一起形成双重降低表面电场(double RESURF)效果。

栅极结构由栅介质层如栅氧化层109和多晶硅栅110叠加而成，多晶硅栅110会覆盖在体区106的顶部且被多晶硅栅110覆盖的体区106用于形成沟道；多晶硅栅110 的第二侧还延伸到漂移区场氧107a的顶部。N+掺杂的源区111形成于体区106的表面且和多晶硅栅110的第一侧自对准；N+掺杂的漏区112形成于漂移区的表面且和漂移区场氧107a的第二侧自对准。在体区106的表面还形成有P+掺杂的体引出区113。在高边区域203的N型外延层102的表面也形成有N+掺杂的引出区114。

源区111和体引出区113的顶部通过穿过层间膜115的接触孔116连接到由正面金属层117图形化后形成的源极。

多晶硅栅110的顶部通过接触孔116连接到由正面金属层117组成的栅极。

漏区112、引出区114和多晶硅场板110a的顶部分别通过接触孔连接到由正面金属层117组成的漏极。

其中，源极和栅极和低边电路连接，漏极会和高边电路连接，高边电路也即会连接高电压如600V以上的高压的电路。高压存在于高边区域203中，且会通过高压线和电平位移结构的LDMOS201的漏极连接。主要是通过LDMOS201实现电平位移，对通隔离区202用于实现LDMOS201和高边区域203之间的隔离，防止LDMOS201和高边区域203之间产生漏电。