[发明专利]一种动态比较方法

权利要求书

1.一种动态比较方法，其特征在于，

当CAL＝1时，动态差分比较电路的输入端输入共模电平，基于逐次逼近逻辑的失调电压校正电路输出的失调电压经过动态差分比较电路后输出端Von和Vop其中一端输出高电平另一端输出低电平；

当Von＝1时，基于逐次逼近逻辑的失调电压校正电路的与门AND1的输出控制开关SW31打开，同时开关SW33相当于一个虚拟开关对SW31进行补偿，电流源对电容C31充电，晶体管M32栅极电位上升；每过一个时钟周期晶体管M32的栅极电位上升一个台阶；当晶体管M32栅极电位上升到一定程度的时候，因为晶体管M32和晶体管M31的栅极存在电压差，晶体管M31和晶体管M32分别对动态差分比较电路的失调电压进行补偿，从而会导致Von＝0，与门AND2的输出控制开关SW32打开，同时开关SW33相当于一个虚拟开关对SW32进行补偿；电容C31通过电流源对地放电，晶体管M32栅极电位下降，节点CH处的电位稳定在这个跳变点附近；

所述的动态比较方法，在动态比较器上实现；

所述的动态比较器包括动态差分比较电路、基于逐次逼近逻辑的失调电压校正电路、时钟控制电路、第一开关SW11、第二开关SW121、第三开关SW13、第四开关SW14和第五开关SW15；

时钟控制电路的时钟输入端连接外部输入的时钟信号CLK；时钟控制电路的同相控制电位输出端输出同相控制电位信号CAL，时钟控制电路的反相控制电位输出端输出反相控制电位信号CAL非；

基于逐次逼近逻辑的失调电压校正电路的时钟输入端连接外部输入的时钟信号CLK；基于逐次逼近逻辑的失调电压校正电路的控制电位输入端连接同相控制电位信号CAL；基于逐次逼近逻辑的失调电压校正电路的参考输入端连接参考电压Vb；基于逐次逼近逻辑的失调电压校正电路的同相输入端连接同相输出信号Von；基于逐次逼近逻辑的失调电压校正电路的反相输入端连接反相输出信号Vop；基于逐次逼近逻辑的失调电压校正电路的同相补偿输出端输出同相补偿信号Din；基于逐次逼近逻辑的失调电压校正电路的反相补偿输出端输出反相补偿信号Dip；

动态差分比较电路的时钟输入端连接外部输入的时钟信号CLK；动态差分比较电路的同相输入端同时连接第一开关SW11和第三开关SW13的其中一端，第一开关SW11的另一端连接外部输入的同相输入信号Vin，第三开关SW13的另一端连接外部输入的共模信号Vcm；动态差分比较电路的反相输入端同时连接第二开关SW12和第五开关SW15的其中一端，第二开关SW12的另一端连接外部输入的反相输入信号Vip，第五开关SW15的另一端连接外部输入的共模信号Vcm；第四开关SW14的一端连接动态差分比较电路的同相输入端，另一端连接动态差分比较电路的反相输入端；第一开关SW11和第二开关SW12的控制端连接反相控制电位信号CAL非，第三开关SW13、第四开关SW14和第五开关SW15的控制端连接同相控制电位信号CAL；动态差分比较电路的同相补偿输入端连接同相补偿信号Din；动态差分比较电路的反相补偿输入端连接同相补偿信号Dip；动态差分比较电路的同相输出端输出同相输出信号Von；动态差分比较电路的反相输出端输出反相输出信号Vop；

所述基于逐次逼近逻辑的失调电压校正电路包括第一晶体管M31、第二晶体管M32、第一电容C31、第六开关SW31、第七开关SW32、第八开关SW33、第一电流源Icp1、第二电流源Icp2、第一与门AND1、第二与门AND2和反相器NOT1；

第一晶体管M31的栅极形成基于逐次逼近逻辑的失调电压校正电路的参考输入端；第一晶体管M31的源极形成基于逐次逼近逻辑的失调电压校正电路的同相补偿输出端；第一晶体管M31的漏极接地；第二晶体管M32的源极形成基于逐次逼近逻辑的失调电压校正电路的反相补偿输出端；第二晶体管M32的漏极接地；第二晶体管M32的栅极连接第一电容C31的上极板、第六开关SW31的一端、第七开关SW32的一端和第八开关SW33的两端；第一电容C31的下极板接地；第六开关SW31的另一端连接第一电流源Icp1的一端，第一电流源Icp1的另一端接电源；第七开关SW32的另一端连接第二电流源Icp2的一端，第二电流源Icp2的另一端接地；

第六开关SW31的控制端连接第一与门AND1的输出端；第七开关SW32的控制端连接第二与门AND2输出端；第八开关SW33的控制端连接反相器NOT1的输出端；第一与门AND1的一个输入端和第二与门AND2的一个输入端共同形成基于逐次逼近逻辑的失调电压校正电路的控制电位输入端；第一与门AND1的另一个输入端形成基于逐次逼近逻辑的失调电压校正电路的同相输入端；第二与门AND2的另一个输入端形成基于逐次逼近逻辑的失调电压校正电路的反相输入端；反相器NOT1的输入端形成基于逐次逼近逻辑的失调电压校正电路的时钟输入端；

所述动态差分比较电路包括动态比较器和锁存比较器；动态比较器的同相输入端和反相输入端分别形成动态差分比较电路的同相输入端和反相输入端；动态比较器的同相输出端和锁存比较器的同相输入端相连，并形成动态差分比较电路的同相补偿输入端；动态比较器的反相输出端和锁存比较器的反相输入端相连，并形成动态差分比较电路的反相补偿输入端；动态比较器的时钟输入端形成动态差分比较电路的时钟输入端；锁存比较器的同相输出端和反相输出端分别形成动态差分比较电路同相输出端和反相输出端。