[发明专利]半导体器件及其制造方法

说明书

公开了一种半导体器件及其制造方法。该方法包括：在衬底上形成栅极绝缘层和栅极；在所述栅极两侧分别形成间隔件；以所述栅极和所述间隔件为掩模来刻蚀所述衬底以形成凹槽；在所述间隔件两侧分别形成伪侧墙；以所述栅极、所述间隔件和所述伪侧墙为掩模来刻蚀所述衬底以形成凹部，所述凹部具有比所述凹槽更深的深度；去除所述伪侧墙；以及在所述凹槽和所述凹部中填充SiGe，从而形成所述半导体器件的源漏扩展区和源极/漏极区；其中，在所述填充SiGe的步骤之前，还包括对所述衬底进行加热以使得所述衬底的材料回流从而至少改变所述凹槽的接近栅极一侧的侧壁的形状的步骤。

本申请是于2011年5月12日提交的、申请号为201110121643.8、发明名称为“半导体器件及其制造方法”的申请之分案申请。

技术领域

本发明涉及半导体器件及其制造方法，具体来说，涉及具有嵌入式硅锗(SiGe)的源极/漏极结构的半导体器件及其制造方法。

背景技术

提高沟道区的载流子迁移率能够增大场效应晶体管的驱动电流，提高器件的性能。而提高载流子迁移率的一种有效机制是在沟道中产生应力。尽管已经提出了各种沟道应力技术，但是对于pMOSFET而言，嵌入式SiGe技术能最有效地提升应力。嵌入式SiGe技术已经被广泛地用在现代CMOS技术中，以用于提高pMOSFET的性能。

N.Yasutake等人的论文“A High Performance pMOSFET with Two-stepRecessed SiGe-S/D Structure for 32nm node and Beyond”(Solid-State DeviceResearch Conference,2006,Proceeding of the 36^th European,IEEE,pp.77～80)中公开了一种两级凹进式SiGe的源极/漏极结构，其极大地改善了pMOSFET中的短沟道效应和源极/漏极电阻问题，并且实现了多于80％的电流增大。从该论文中可知，SiGe与沟道的接近程度对于增大沟道应变和实现高性能pMOSFET而言是主导参数，并且对于减小源漏扩展区(SDE)电阻而言也是关键参数。然而，对于现有的两级凹进式SiGe的源极/漏极结构，如图1所示，从栅极101的边缘到SiGe顶端的距离由偏移间隔件102的宽度限定，这限制了SiGe与沟道的接近程度。

鉴于上述问题，期望提出一种半导体器件制造方法以使得作为源极/漏极结构的SiGe与栅极边缘尽可能地接近，从而实现更高性能的半导体器件。

发明内容

本发明的一个目的是提高作为源极/漏极结构的SiGe与栅极边缘的接近程度，从而提高半导体器件的性能。

根据本发明的第一方面，提供了一种制造半导体器件的方法，包括：在衬底上形成栅极绝缘层和栅极；在该栅极两侧分别形成间隔件；以该栅极和该间隔件为掩模来刻蚀该衬底以形成凹槽；在该间隔件两侧分别形成伪侧墙；以该栅极、该间隔件和该伪侧墙为掩模来刻蚀该衬底以形成凹部，该凹部具有比该凹槽更深的深度；去除该伪侧墙；以及在该凹槽和该凹部中填充SiGe，从而形成该半导体器件的源漏扩展区和源极/漏极区；其中，在该填充SiGe的步骤之前，还包括对该衬底进行加热以使得该衬底的材料回流从而至少改变该凹槽的接近栅极一侧的侧壁的形状的步骤。

优选地，对该衬底进行加热的步骤是在形成凹槽的步骤之后并且在形成伪侧墙的步骤之前进行的。

优选地，对该衬底进行加热的步骤是在去除伪侧墙的步骤之后进行的。

优选地，对该衬底进行加热的步骤是在氢气氛中进行的。

优选地，对该衬底进行加热的温度在750℃到850℃的范围内，加热的时间为30秒到5分钟。

优选地，该填充SiGe的步骤包括外延生长SiGe的步骤。

优选地，在外延生长SiGe的同时对SiGe进行原位掺杂。