[发明专利]用于基于局部性的指令处理的选择性启用的系统、设备和方法

权利要求书

1.一种用于执行存储器访问指令的处理器，包括：

核，包含解码单元，所述解码单元用于解码具有无局部性提示的存储器访问指令以指示与所述存储器访问指令关联的数据具有非空间局部性和非时间局部性中至少之一；

具有多个条目的稀疏访问缓冲器，每个条目针对到特定地址的存储器访问指令存储地址信息和计数信息；以及

存储器控制器，用于向存储器发出请求，所述存储器控制器包含局部性控制器，所述局部性控制器用于接收具有所述无局部性提示的所述存储器访问指令，以及至少部分基于在所述稀疏访问缓冲器的条目中存储的所述计数信息，取代所述无局部性提示。

2.根据权利要求1所述的处理器，其中所述无局部性提示将促使绕过所述处理器的高速缓冲存储器的数据到所述核的返回。

3.根据权利要求1所述的处理器，其中响应所述无局部性提示的所述取代，所述存储器控制器将促使全宽度数据部分从所述存储器被获得并且提供到所述核。

4.根据权利要求1所述的处理器，其中响应对所述稀疏访问缓冲器的命中，所述存储器控制器将促使子高速缓存行数据部分被提供到所述核而无对所述存储器的访问。

5.根据权利要求1所述的处理器，其中响应所述无局部性提示，所述存储器控制器将促使子高速缓存行数据部分从所述存储器被获得并且提供到所述核。

6.根据权利要求5所述的处理器，其中所述稀疏访问缓冲器包括读取合并缓冲器，所述读取合并缓冲器具有所述多个条目，其中所述多个条目将进一步针对存储器访问指令存储子高速缓存行数据部分。

7.根据权利要求6所述的处理器，其中响应命中具有超过阈值的所述计数信息的所述稀疏访问缓冲器的第一条目的第二存储器访问指令，所述存储器控制器将获得与所述第二存储器访问指令关联的高速缓存行的剩余部分，合并所述高速缓存行的所述剩余部分和所述子高速缓存行数据部分，并且向所述核发送全高速缓存行宽度的数据。

8.根据权利要求1所述的处理器，其中所述稀疏访问缓冲器包括旁路地址过滤器，以在与具有绕过了所述高速缓冲存储器的所述存储器控制器中处理的所述无局部性提示的存储器访问指令关联的所述多个条目中存储信息。

9.根据权利要求1所述的处理器，其中所述计数信息包括置信度信息，所述稀疏访问缓冲器用于响应对所述第一条目的所述存储器访问指令命中，更新所述第一条目的所述置信度信息。

10.根据权利要求1所述的处理器，其中所述存储器控制器将响应在具有所述无局部性提示的第二存储器访问指令的所述处理器的高速缓存层次结构中的未命中，在所述稀疏访问缓冲器中插入条目。

11.一种用于执行存储器访问指令的方法，包括：

响应在处理器的高速缓存层次结构中具有无局部性提示的存储器访问请求的未命中，确定如果所述存储器访问请求在所述处理器的稀疏访问缓冲器中命中，则所述稀疏访问缓冲器存储与具有无局部性提示的存储器访问请求关联的信息；以及

如果所述存储器访问请求在所述稀疏访问缓冲器中命中，并且所述稀疏访问缓冲器的命中条目的置信度值超过阈值，则向所述处理器返回全宽度的数据。

12.根据权利要求11所述的方法，进一步包括如果所述存储器访问请求在所述稀疏访问缓冲器中命中，并且所述稀疏访问缓冲器的所述命中条目的所述置信度值小于所述阈值，则向所述处理器返回部分宽度的数据，并且更新所述命中条目的所述置信度值。

13.根据权利要求12所述的方法，进一步包括在没有与所述存储器通信的情况下，从所述稀疏访问缓冲器直接向所述处理器返回所述部分宽度的数据。