[发明专利]一种设计具有多孔介质层的集成电路的方法

说明书

本发明涉及一种设计具有多孔介质层的集成电路的方法，该方法通过计算设备控制集成电路设计工具(飞秒激光设备)，该方法不需要使用掩模工艺，也就省去了掩模版，突破了掩模版的限制，同时不使用有毒的显影步骤，还省去了对多孔介质层的暴露的孔结构的“封堵”工艺，减少了制备工艺，缩短了制备流程，节约了成本，并且提高了半导体器件的稳定性和可靠性。

技术领域

一种使用在计算设备上实施集成电路设计工具设计具有多孔介质层的集成电路的方法，特别设计一种使用飞秒激光设备刻蚀多孔介质层形成集成电路的方法。

背景技术

半导体集成电路技术的飞速发展不断对互连技术发展提出新的要求。目前，在半导体制造的后段工艺中，为了连接各个部件构成的集成电路，通常使用具有相对高导电率的金属材料，但随着半导体器件的尺寸不断收缩，互连结构变得越来越窄，从而导致互连电阻越来越高。

在现有形成铜布线或铜互连的过程中，通过刻蚀绝缘介质层形成沟槽或通孔，然后在沟槽或者通孔中填充铜导电材料。然而由于金属连线之间的空间逐渐缩小，因此，用于隔离金属连线之间的绝缘介质层也变得越来越薄，这样会导致金属连线之间可能会发生不利的相互作用或串扰。现已研究发现，降低用于隔离金属连线层的绝缘介质层的介电常数(K)，可以有效降低这种串扰，同时，降低层间介质层材料的K值还可以有效降低互连的电阻电容延迟效应(RC delay)。

然而，低K或超低K绝缘介质材料的使用对于半导体制造工艺提出来新的要求，一方面，为了获得低K材料或超低K材料，降低材料的K值，通常使用的材料为多孔材料，然而多孔材料的机械强度偏低，这就导致在刻蚀通孔或沟槽过程中，绝缘介质层容易受到破坏，另一方面，多孔的绝缘介质层容易受到外界材料的渗入，而造成污染，降低材料的可靠性。已有学着研究指出，可以通过额外的“封堵”工艺，将刻蚀多孔介质层时暴露在外部的“开放的”孔结构形成密闭的结构，以防止在形成互连结构时金属杂质容易进入孔中的缺陷，然而额外的工艺不仅造成了成本的增加，还容易对刻蚀形成的通孔或沟槽的形貌改变，导致最终形成的互连结构效果并不是很理想；并且在刻蚀通孔或者沟槽过程中，会使用掩模层的开口进一步的刻蚀形成通孔或沟槽结构，为了增加开口的精准的形成，通常使用的掩模结构为双层的掩模结构，而在形成掩模层的开口时，需要使用光刻胶先定义出开口的位置，然后再对光刻胶曝光显影形成开口。

这种情况在，在刻蚀绝缘介质层之前，先要形成多层掩模层的步骤，形成光刻胶的步骤，然后再进行曝光显影的步骤，在刻蚀形成开口之后，还要对残余的光刻胶以及剩余的掩模层去除步骤，工艺繁琐，同时，在对光刻胶显影过程中通常使用的显影液为甲基异丁酮+异丙醇的混合溶液，而这些有机物是有毒物质，吸入后有危险，不利于安全生产。

鉴于上述问题，需要提供一种具有多孔介质层的集成电路结构的制备方法，一方面要减少对形成工艺步骤并提高安全性能，同时要减少对多孔介质层的污染和损伤，提高集成电路结构的性能，减少制作成本。

发明内容

本发明内容部分中引入一系列简化形式的概念，这将在具体实施部分进行详细的说明。

本发明解决的技术问题是提供一种具有多孔介质层的半导体结构，防止在制备过程中对层间介质层的损害或污染，并且无需额外的对多孔的层间介质层的“封堵”步骤，无需形成掩模层以及光刻胶层开口的工艺，减少制作成本，提高工艺安全性，提高半导体器件的稳定性和可靠性。