[发明专利]半导体装置

说明书

本发明提供一种半导体装置，其能够抑制构成部件相对于电路图案的接合强度的下降。在半导体装置(10)中，电路图案(12b、12e、12h)在彼此对置的侧面分别形成有保护膜(12b2、12e1、12e4、12h2)，不对形成了这些保护膜(12b2、12e1、12e4、12h2)的侧面以外的面进行电镀处理等。因此，如果将半导体元件(15a、15b、15d)和接触部件(16b、16f)直接经由焊料(18h、18i、18l、18b、18f)接合到电路图案(12b、12e、12h)，则抑制焊料(18h、18i、18l、18b、18f)相对于多个电路图案(12b、12e、12h)的润湿性的下降。

技术领域

本发明涉及半导体装置。

背景技术

半导体装置包括例如IGBT(Insulted Gate Bipolar Transistor：绝缘栅双极型晶体管)，功率MOSFET(Metal Oxide Semiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管)等半导体元件。上述半导体装置例如可以作为电力转换装置使用。

半导体装置具备具有绝缘板和形成在绝缘板的正面的多个电路图案的基板。另外，在电路图案上配置有半导体元件和外部连接端子，从外部连接端子施加的信号经由电路图案被输入到半导体元件。

在将该外部连接端子安装在电路图案时，使用筒状的接触部件。外部连接端子被压入到经由焊料接合到电路图案上的接触部件，经由接触部件与电路图案电连接(例如，参照专利文献1)。

现有技术文献

专利文献

专利文献1：美国专利申请公开第2009/0194884号说明书

发明内容

技术问题

但是，在上述半导体装置中，在电路图案的表面利用镍等进行电镀处理。由此，抑制来自于电路图案的腐蚀物质的生成，并且防止因该腐蚀物质的生成而引起的电路图案间的短路。

但是，实施了上述电镀处理的电路图案相对于焊料的润湿性下降，另外，难以从焊料内去除孔隙。因此，若将筒状的接触部件、半导体元件等构成部件经由焊料接合到实施了上述电镀处理的电路图案，则无法得到构成部件相对于电路图案的足够的接合强度。

本发明鉴于上述问题，其目的在于提供能够抑制构成部件相对于电路图案的接合强度的下降的半导体装置。

技术方案

根据本发明的一个方面，提供一种半导体装置，该半导体装置具有：包含绝缘板和形成在所述绝缘板的正面的多个电路图案的基板；露出所述多个电路图案的正面的接合区域，并且至少分别形成在所述多个电路图案的彼此对置的侧部的多个保护膜；经由焊料接合到所述多个电路图案的所述接合区域的多个构成部件。

发明效果

根据公开的技术，能够抑制构成部件相对于电路图案的接合强度的下降，能够防止半导体装置的可靠性的下降。

附图说明

图1是第1实施方式的半导体装置的俯视图。

图2是第1实施方式的半导体装置的截面图。

图3是第1实施方式的半导体装置的俯视图(构成部件未计入时)。

图4是说明第1实施方式的变形例的半导体装置的基板的电路图案的图。

图5是第2实施方式的半导体装置的主要部分俯视图。

图6是第2实施方式的半导体装置的主要部分截面图。

图7是第3实施方式的半导体装置的主要部分俯视图。