[发明专利]半导体外延晶片、半导体元件以及半导体元件的制造方法

权利要求书

1.一种半导体外延晶片，具备：

半导体晶片；和

第1导电型的半导体层，配置在所述半导体晶片的主面上，

所述半导体外延晶片具有多个元件区域，

所述多个元件区域各自包括：

第2导电型的体区域，与所述半导体层相接；

第1导电型的源极区域，与所述体区域相接；和

由半导体构成的沟道层，配置在所述半导体层上且配置为与所述体区域的至少一部分相接，

所述沟道层以1×10¹⁸cm^-3以上且1×10¹⁹cm^-3以下的浓度包括第1导电型的杂质，并且所述沟道层的厚度为10nm以上且100nm以下，

与所述半导体晶片的所述主面平行的面内的、所述沟道层的厚度分布与所述沟道层的所述第1导电型的杂质的浓度分布具有负相关，

与所述半导体晶片的所述主面平行的面内的、所述沟道层的所述厚度分布中的最大值与最小值之差为2nm以上且20nm以下，所述沟道层的所述第1导电型的杂质的所述浓度分布中的最大值与最小值之差为2×10¹⁷cm^-3以上且2×10¹⁸cm^-3以下。

2.根据权利要求1所述的半导体外延晶片，其中，

在将与所述半导体晶片的所述主面平行的面内的任意决定的两点a、b处的所述沟道层的厚度分别设为Da、Db，将所述两点a、b处的所述沟道层的第1导电型的杂质的浓度分别设为Ca、Cb的情况下，在Da＞Db时Ca＜Cb，或者，在Da＜Db时Ca＞Cb。

3.根据权利要求1或2所述的半导体外延晶片，其中，

所述多个元件区域各自还包括：

栅极绝缘膜，配置在所述沟道层上；和

栅极电极，配置在所述栅极绝缘膜上，

与所述半导体晶片的所述主面平行的面内的、所述沟道层的厚度分布与所述栅极绝缘膜的厚度分布具有正相关。

4.根据权利要求1或2所述的半导体外延晶片，其中，

所述沟道层的所述第1导电型的杂质的所述浓度在所述半导体晶片的中央部比周缘部低，所述沟道层的所述厚度在所述半导体晶片的中央部比周缘部高。

5.根据权利要求3所述的半导体外延晶片，其中，

所述栅极绝缘膜为热氧化膜。

6.根据权利要求1所述的半导体外延晶片，其中，

所述半导体晶片为碳化硅晶片，所述半导体层为碳化硅半导体层，所述沟道层由碳化硅半导体构成。

7.一种半导体外延晶片，具备：

半导体晶片；和

第1导电型的半导体层，配置在所述半导体晶片的主面上，

所述半导体外延晶片具有多个元件区域，

所述多个元件区域各自包括：

第2导电型的体区域，与所述半导体层相接；

第1导电型的源极区域，与所述体区域相接；

由半导体构成的沟道层，配置在所述半导体层上且配置为与所述体区域的至少一部分相接；

栅极绝缘膜，配置在所述沟道层上；和

栅极电极，配置在所述栅极绝缘膜上，

所述沟道层以1×10¹⁸cm^-3以上且1×10¹⁹cm^-3以下的浓度包括第1导电型的杂质，并且所述沟道层的厚度为10nm以上且100nm以下，

与所述半导体晶片的所述主面平行的面内的、所述沟道层的厚度分布与所述栅极绝缘膜的厚度分布具有正相关，

与所述半导体晶片的所述主面平行的面内的、所述沟道层的所述厚度分布中的最大值与最小值之差为2nm以上且20nm以下，所述沟道层的所述第1导电型的杂质的浓度分布中的最大值与最小值之差为2×10¹⁷cm^-3以上且2×10¹⁸cm^-3以下。