[发明专利]集成电路芯片装置及相关产品

权利要求书

1.一种集成电路芯片装置，其特征在于，所述集成电路芯片装置包括：主处理电路、k个分支处理电路以及k组基础处理电路，所述主处理电路与所述k个分支处理电路分别连接，k个分支处理电路中每个分支处理电路对应k组基础处理电路中的一组基础处理电路，所述一组基础处理电路包括至少一个基础处理电路；

所述主处理电路包括第一映射电路，所述分支处理电路包括第二映射电路，所述第一映射电路和所述第二映射电路均用于执行神经网络运算中的各个数据的压缩处理；

所述主处理电路，用于执行神经网络运算中的各个连续的运算以及和与其相连的所述k个分支处理电路传输数据；

所述k个分支处理电路，用于在主处理电路与k组基础电路之间转发所述传输数据，依据所述传输数据的运算控制是否启动所述第二映射电路对所述传输数据进行处理；

所述k组基础处理电路，用于依据所述传输数据或处理后的传输数据以并行方式执行神经网络中的运算，并将运算结果通过与所述主处理电路连接的分支处理电路传输给所述主处理电路；

其中，所述主处理电路，用于获取待计算的数据块以及运算指令，依据所述运算指令将所述待计算的数据块划分为分发数据块和广播数据块；启动所述第一映射电路对所述分发数据块和所述广播数据块进行处理得到处理后的分发数据块以及该分发数据块关联的标识数据块、处理后的广播数据块以及该广播数据块关联的标识数据块；将所述处理后分发数据块和该分发数据块关联的标识数据块进行拆分得到多个基本数据块以及所述多个基本数据块各自关联的标识数据块；将所述多个基本数据块以及所述多个基本数据块各自关联的标识数据块分发至与其连接的所述k个分支处理电路，将所述广播数据块以及该广播数据块关联的标识数据块广播至与其连接的所述k个分支处理电路；

所述k个分支处理电路，用于启动所述第二映射电路依据所述基本数据块关联的标识数据块以及所述广播数据块关联的标识数据块得到连接标识数据块；根据所述连接标识数据块对所述基本数据块以及所述广播数据块进行处理，将处理后的基本数据块以及处理后的广播数据块分发至与其连接的基础处理电路；

所述基础处理电路，用于对处理后的基本数据块以及处理后的广播数据块执行内积运算得到运算结果，将所述运算结果通过所述分支处理电路发送至所述主处理电路；

所述主处理电路，用于对所述运算结果处理得到所述待计算的数据块以及运算指令所对应的指令结果。

2.根据权利要求1所述的集成电路芯片装置，其特征在于，当所述标识数据块用直接索引表示时，所述标识数据块是由0和1组成的矩阵数据块，其中，0表示所述标识数据块中的数据的绝对值小于或等于第一阈值，1表示所述标识数据块中的数据的绝对值大于第一阈值。

3.根据权利要求1或2所述的集成电路芯片装置，其特征在于，

所述主处理电路，具体用于将所述广播数据块或处理后的广播数据块通过一次广播至所述k个分支处理电路；或者，

所述主处理电路，具体用于将所述广播数据块或者处理后的广播数据块分成多个部分广播数据块，将所述多个部分广播数据块通过多次广播至所述K个分支处理电路。

4.根据权利要求1或2所述的集成电路芯片装置，其特征在于，

所述基础处理电路，具体用于对该基本数据块与该广播数据块执行内积处理得到内积结果，将所述内积处理结果累加得到运算结果，将所述运算结果发送至所述主处理电路；

所述主处理电路，用于在如所述运算结果为内积处理的结果时，对所述运算结果累加后得到累加结果，将该累加结果排列得到所述待计算的数据块以及运算指令所对应的指令结果。