[发明专利]一种在介电层中限定用于导电路径的图案的方法有效
申请号: | 201810162249.0 | 申请日: | 2018-02-27 |
公开(公告)号: | CN108511338B | 公开(公告)日: | 2020-11-10 |
发明(设计)人: | F·拉扎利诺 | 申请(专利权)人: | IMEC非营利协会 |
主分类号: | H01L21/311 | 分类号: | H01L21/311;H01L21/3213 |
代理公司: | 上海专利商标事务所有限公司 31100 | 代理人: | 江磊;郭辉 |
地址: | 比利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 介电层中 限定 用于 导电 路径 图案 方法 | ||
1.一种在介电层中限定用于导电路径的图案的方法,所述方法包括:
在介电层上形成掩模层;
在掩模层上形成一组纵向且平行延伸的掩模特征件,各掩模特征件包括具有一对侧壁间隔体的芯轴,掩模特征件是隔开的,以使得在掩模特征件之间形成间隙;
使得有机旋涂层沉积来覆盖所述一组掩模特征件并填充所述间隙;
在有机旋涂层中蚀刻第一沟槽,所述第一沟槽延伸跨越至少一个亚组的所述间隙,并使得掩模层曝露;
以旋涂工艺使得平面化层沉积来覆盖有机旋涂层并填充第一沟槽;
通过蚀刻来减小平面化层和有机旋涂层的厚度直至掩模特征件的上表面被曝露,由此,平面化层的剩余材料以在所述间隙亚组的各间隙中形成离散的第一阻断掩模;
在减小平面化层和有机旋涂层的厚度之后:
使得有机旋涂层沉积来覆盖一组掩模特征件以及各第一阻断掩模;
在有机旋涂层中蚀刻第二沟槽,所述第二沟槽延伸跨越并暴露所述芯轴的至少一个子集,并且进一步将所述第二沟槽中的所述至少一个芯轴子集的每个芯轴相对于有机旋涂层选择性地蚀刻,以暴露掩模层,
以旋涂工艺使得平面化层沉积来覆盖有机旋涂层并填充第二沟槽;
通过蚀刻来减小平面化层和有机旋涂层的厚度直至掩模特征件的上表面被曝露,由此,平面化层的剩余材料沿着所述至少一个亚组的每个芯轴形成离散的第二阻断掩模;
将一组芯轴相对于各第二阻断掩模选择性地去除,由此曝露各对侧壁间隔体之间的掩模层;并且
蚀刻各对侧壁间隔体之间的掩模层,其中各第二阻断掩模用作蚀刻掩模,由此形成掩模层中的第二组沟槽,至少一条所述沟槽在纵向方向上中断,其中,离散的第一阻断掩模的位置和离散的第二掩模的位置限定了导电材料的相交,
将掩模特征件之间的剩余有机旋涂材料相对于各第一阻断掩模选择性地去除,由此暴露掩模特征件之间的所述间隙中的掩模层;
蚀刻所述间隙中的掩模层,由此形成掩模层中的第一组沟槽,至少一条所述沟槽在纵向方向上中断;
通过对介电层进行蚀刻将掩模层中的所述沟槽转移至介电层中;以及
用导电材料填充介电层中的沟槽。
2.如权利要求1所述的方法,其特征在于,掩模层中的第一组和第二组沟槽同时进行蚀刻。
3.如权利要求1所述的方法,其特征在于,去除掩模特征件之间的剩余有机旋涂材料在形成一个或多个第二阻断掩模后进行。
4.如权利要求1所述的方法,其特征在于,芯轴包括无定形硅或氮化硅。
5.如权利要求1所述的方法,其特征在于,侧壁间隔体包括氧化硅或氮化硅。
6.如权利要求1所述的方法,其特征在于,平面化层由包含硅的旋涂材料形成。
7.如权利要求1所述的方法,其特征在于,掩模层包括氮化钛、氧化钛、氧化铪、或氧化锆。
8.如权利要求1所述的方法,其特征在于,掩模层包括第一材料层和第二材料层的堆叠体。
9.如权利要求8所述的方法,其特征在于,第一材料层包括氮化钛、氧化钛、氧化铪、或氧化锆,并且第二材料层包括氮化硅或氧化硅。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于IMEC非营利协会,未经IMEC非营利协会许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810162249.0/1.html,转载请声明来源钻瓜专利网。
- 上一篇:半导体器件的制备方法
- 下一篇:处理方法和等离子体处理装置
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造