[发明专利]处理脉冲神经网络中的信号饱和在审
| 申请号: | 201810157027.X | 申请日: | 2018-02-24 |
| 公开(公告)号: | CN108629403A | 公开(公告)日: | 2018-10-09 |
| 发明(设计)人: | A·保尔;N·斯里尼瓦萨 | 申请(专利权)人: | 英特尔公司 |
| 主分类号: | G06N3/04 | 分类号: | G06N3/04 |
| 代理公司: | 上海专利商标事务所有限公司 31100 | 代理人: | 李炜;黄嵩泉 |
| 地址: | 美国加利*** | 国省代码: | 美国;US |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 输出神经元 神经元 脉冲神经网络 输入神经元 信号饱和 耦合 | ||
1.一种用于生成脉冲神经网络的设备的装置,所述装置包括:
电子存储器,用于存储脉冲神经网络的多个输入神经元和多个输出神经元;
一个或多个处理器,被配置成:
确定从所述多个输入神经元到所述多个输出神经元中的每个输出神经元的第一输入扇入大于阈值;
基于确定所述第一输入扇入大于所述阈值而生成多个中间神经元;
以及
将所述多个中间神经元耦合至所述多个输入神经元和所述多个输出神经元,其中:
所述多个中间神经元中的每一个都具有小于所述第一输入扇入的第二输入扇入;并且
所述多个输出神经元中的每一个都具有小于所述第一输入扇入的第三输入扇入。
2.如权利要求1所述的装置,其中,所述电子存储器是神经处理器的一部分。
3.如权利要求1所述的装置,其中,被配置成将所述多个中间神经元耦合至所述多个输入神经元和所述多个输出神经元的所述一个或多个处理器进一步被配置成耦合所述多个中间神经元,以使得所述第二输入扇入和所述第三输入扇入之和等于所述第一输入扇入。
4.如权利要求1、2或3所述的装置,其中,被配置成将所述多个中间神经元耦合至所述多个输入神经元和所述多个输出神经元的所述一个或多个处理器进一步被配置成耦合所述多个中间神经元,以使得所述第二输入扇入小于所述阈值。
5.如权利要求1、2或3所述的装置,其中,被配置成将所述多个中间神经元耦合至所述多个输入神经元和所述多个输出神经元的所述一个或多个处理器进一步被配置成耦合所述多个中间神经元,以使得所述第三输入扇入小于所述阈值。
6.如权利要求1、2或3所述的装置,其中,所述阈值表示所述多个输出神经元的饱和点,并且其中,所述饱和点基于所述多个输出神经元的扇入和所述多个输出神经元的多个输入脉冲速率。
7.一种用于生成脉冲神经网络的方法,包括:
将多个输入神经元划分成第一多个组;
将多个中间神经元划分成第二多个组,其中,所述第二多个组中的每个组与所述第一多个组中的至少一个组相对应;
将所述第一多个组的每个组中的所述多个输入神经元耦合至来自所述第二多个组的相应组中的所述多个中间神经元;
将所述第二多个组的每个组中的所述多个中间神经元耦合至多个输出神经元;以及
通过所述多个输入神经元、所述多个中间神经元和所述多个输出神经元来处理到脉冲神经网络的多个输入。
8.如权利要求7所述的方法,其中,生成被划分成所述第二多个组的所述多个中间神经元进一步包括:将所述多个中间神经元中的每一个分配至所述第二多个组中的不同的一个组。
9.如权利要求8所述的方法,其中,所述第二多个组的每个组中的神经元的数量等于所述多个输出神经元的数量。
10.如权利要求8所述的方法,其中,所述第二多个组的每个组中的神经元的数量少于所述多个输出神经元的数量。
11.如权利要求7、8、9或10所述的方法,其中,将所述多个输入神经元划分成所述第一多个组进一步包括:将所述多个输入神经元中的每一个分配至第一多个组中的不同的一个组。
12.一种用于生成脉冲神经网络的方法,所述方法包括:
在脉冲神经网络中将多个输入神经元与多个输出神经元解耦;
将所述多个输入神经元分组成第一多个组;
生成被划分成第二多个组的多个中间神经元,其中,所述第一多个组中的每个组与来自所述第二多个组的不同组相对应;
将在所述第一多个组的每个组中的来自所述多个输入神经元的每个神经元耦合至来自所述第二多个组的相应组中的多个相应神经元;以及
将所述第二多个组的每个组中的来自所述多个中间神经元的每个神经元耦合至来自所述多个输出神经元的相应神经元。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810157027.X/1.html,转载请声明来源钻瓜专利网。
- 上一篇:用于图像处理的方法和装置
- 下一篇:用于集成人工神经元器件的不应电路





