[发明专利]计算方法、信息处理装置、计算程序及信息处理系统

说明书

计算方法、信息处理装置、计算程序及信息处理系统。一种计算方法包括以下步骤：通过沿行方向按M和N的最小公倍数并且沿列方向按N分割第一矩阵来生成第一分割矩阵；通过沿行方向按M并且沿列方向按所述最小公倍数分割第二矩阵来生成第二分割矩阵；将所述第一分割矩阵和所述第二分割矩阵的第一乘积与第一结果矩阵相加；将所述第一分割矩阵发送至沿行方向按环状方式彼此连接的其它运算元件中的、直接连接至该运算元件的运算元件；将所述第二分割矩阵发送至沿列方向按环状方式彼此连接的其它运算元件中的、直接连接至该运算元件的运算元件。

技术领域

本发明涉及计算方法、信息处理装置、计算程序及信息处理系统

背景技术

近年来，已经对包括形成双环(double torus)结构的运算元件的处理器进行了研究。形成双环结构的运算元件是M×N个运算元件，这些运算元件被配置成，使得沿行方向设置的M(M是1或大于1的整数)个运算元件与沿列方向设置的N(N是1或大于1的整数)个运算元件例如以环状方式彼此连接。

在包括上述运算元件的处理器中，通过在多个运算元件之间共享存储在运算元件的寄存器中的数据的同时执行处理来减少在处理期间访问存储器(例如，动态随机存取存储器(DRAM))的频率。结果，如上所述的处理器可以实现高速处理(例如，参见日本特开专利公报No.H06-175986)。

发明内容

在如上所述的处理器中，当计算矩阵乘积时，例如，要计算的矩阵的子矩阵被存储在多个运算元件的寄存器中，并且通过在所述多个运算元件之间共享存储在每个寄存器中的数据来执行处理。结果，该处理器也可以实现高速处理，以供计算矩阵乘积。

然而，在如上所述的处理器中，可以在多个运算元件中同时执行使用相同子矩阵的处理。因此，在这种情况下，在该处理器中，可能存在需要等待其它运算元件中的处理结束的运算元件，并且矩阵乘积的有效(高速)计算有时不能被执行。

根据该实施方式的一方面，一种用于在信息处理装置中计算第一矩阵与第二矩阵的乘积的计算方法，该信息处理装置包括M×N个运算元件，这些运算元件被配置成，使得沿行方向设置的M个运算元件与沿列方向设置的N个运算元件以环状(torus-like)方式彼此连接，其中，M为1或大于1的整数，并且N为1或大于1的整数，所述计算方法包括以下步骤：第一生成步骤，该第一生成步骤由处理器沿行方向按M和N的最小公倍数并且沿列方向按N分割所述第一矩阵，来生成一个或更多个第一分割矩阵；第二生成步骤，该第二生成步骤由处理器沿行方向按M并且沿列方向按所述最小公倍数分割所述第二矩阵，来生成一个或更多个第二分割矩阵；第一存储步骤，该第一存储步骤由处理器将所生成的一个或更多个第一分割矩阵存储在所述运算元件的存储单元中，使得在所述第一矩阵中位于同一列的所述一个或更多个第一分割矩阵被存储于在所述信息处理装置中设置于不同列的所述运算元件中；第二存储步骤，该第二存储步骤由处理器将所生成的一个或更多个第二分割矩阵存储在所述存储单元中，使得在所述第二矩阵中位于同一行的所述一个或更多个第二分割矩阵被存储于在所述信息处理装置中设置于不同行的所述运算元件中；第一相加步骤，该第一相加步骤针对每个运算元件，由处理器将存储在各运算元件的所述存储单元中的、所述一个或更多个第一分割矩阵与所述一个或更多个第二分割矩阵的第一乘积加至存储在各运算元件的所述存储单元中的第一结果矩阵；第一发送步骤，该第一发送步骤针对每个运算元件，由处理器将存储在各运算元件的所述存储单元中的所述一个或更多个第一分割矩阵发送至沿行方向按环状方式彼此连接的其它运算元件中的、直接连接至该运算元件的运算元件；第二发送步骤，该第二发送步骤针对每个运算元件，由处理器将存储在各运算元件的所述存储单元中的所述一个或更多个第二分割矩阵发送至沿列方向按环状方式彼此连接的其它运算元件中的、直接连接至该运算元件的运算元件；第二相加步骤，该第二相加步骤针对每个运算元件，响应于从其它运算元件接收到所述一个或更多个第一分割矩阵和所述一个或更多个第二分割矩阵，由处理器将所接收的一个或更多个第一分割矩阵与所接收的一个或更多个第二分割矩阵的第二乘积与存储在各运算元件的所述存储单元中的第一结果矩阵相加；以及第一重复步骤，该第一重复步骤由处理器重复所述第一发送步骤、所述第二发送步骤以及所述第二相加步骤，直到在按环状方式彼此连接的每个运算元件中将根据存储在各运算元件的所述存储单元中的所述一个或更多个第一分割矩阵计算的乘积加至所述第一结果矩阵，并且在按环状方式彼此连接的每个运算元件中将根据存储在各运算元件的所述存储单元中的所述一个或更多个第二分割矩阵计算的乘积加至所述第一结果矩阵为止。