[发明专利]一种肖特基二极管设计和制作方法

说明书

本发明公开了一种肖特基二极管设计和制作方法，所述设计和制作方法如下：Hardmask生长、Trench光刻与刻蚀，Hardmask剥除、GOX氧化层生长、Poly沉积，Poly回刻，介质层(ILD)沉积，Contact光刻刻蚀，金属Al沉积、金属Al刻蚀，背面减薄、背面电极金属Ti/Ni/Ag淀积，本发明结构科学合理，使用安全方便，对比传统型沟槽肖特基的设计，本发明形成肖特基势垒的金属与Si衬底接触面积增大，VF与芯片面积直接相关，由于同一条上的两条沟槽间距要小，本设计验证纵向沟槽采用小于等于1.5um间距，两个沟槽之间的电场夹止能力更好，反向漏电会更小，从而在同样的制作工艺基础上获得更优良的器件性能。

技术领域

本发明属于半导体技术领域，具体涉及一种肖特基二极管设计和制作方法。

背景技术

肖特基二极管是高频电路中必不可少的配套器件，大量应用于稳压器、整流器、逆变器、UPS等电路中。

然而现有的肖特基二极管设计和制作的过程中仍然存在着一些不合理的因素，现有的沟槽型肖特基二极管设计和制造过程中，通常采用条形沟槽填充氧化层、多晶硅Poly来形成夹止电场，将两个相邻沟槽的间距增大，增大了反向漏电流的发生几率，为了使得同样的沟槽间距，获得更大的金属与Si衬底的肖特基势垒接触面积，VF更低，采用更小的间距时，获得更小的反向漏电流，本发明提供一种肖特基二极管设计和制作方法。

发明内容

本发明的目的在于提供一种肖特基二极管设计和制作方法，以解决上述背景技术中提出的现有的肖特基二极管设计和制作的过程中仍然存在着一些不合理的因素，现有的沟槽型肖特基二极管设计和制造过程中，通常采用条形沟槽填充氧化层、多晶硅Poly来形成夹止电场，将两个相邻沟槽的间距增大，增大了反向漏电流的发生几率的问题。

为实现上述目的，本发明提供如下技术方案：一种肖特基二极管设计和制作方法，所述设计和制作方法如下：

步骤一：Hardmask生长、Trench光刻与刻蚀，Hardmask运用到沟槽肖特基中，采用纵向刻蚀间距；

步骤二：Hardmask剥除、GOX氧化层生长、Poly沉积，将Hardmask剥除，填充GOX氧化层并使其在沟槽内生长，Poly在GOX氧化层表面沉积；

步骤三：Poly回刻，将步骤二所述沉积的Poly进行回刻；

步骤四：介质层(ILD)沉积，介质层(ILD)沉积在GOX氧化层表面以及Poly表面；

步骤五：Contact光刻刻蚀，势垒金属Ti沉积，Contact光刻刻蚀使得势垒金属Ti沉积在介质层(ILD)的表面；

步骤六：金属Al沉积、金属Al刻蚀，金属Al沉积沉积在势垒金属Ti的表面并对其刻蚀；

步骤七：背面减薄、背面电极金属Ti/Ni/Ag淀积。

优选的，所述纵向沟槽间距采用≦1.5um。

优选的，所述验证时可在SPICE仿真模型中。

优选的，所述沉积时温度≦75℃。

优选的，所述刻蚀速率保持在7-9nm/s。

与现有技术相比，本发明的有益效果是：本发明结构科学合理，使用安全方便，对比传统型沟槽肖特基的设计，本发明形成肖特基势垒的金属与Si衬底接触面积增大，VF与芯片面积直接相关，由于同一条上的两条沟槽间距要小，本设计验证纵向沟槽采用小于等于1.5um间距，两个沟槽之间的电场夹止能力更好，反向漏电会更小，从而在同样的制作工艺基础上获得更优良的器件性能。

附图说明

图1为传统型沟槽型肖特基沟槽刻蚀区的设计图；