[发明专利]半导体装置

说明书

实施方式提供一种能够使包含多个半导体芯片的积层体的良品率提高的半导体装置。实施方式的半导体装置具备：部件，包含第1面、与所述第1面为相反侧的第2面、及在沿所述第1面的第1方向上延伸的至少一条配线；两个以上的积层体，在所述第1面上，在所述第1方向上排列而配置；及两个以上的逻辑芯片，分别电连接在所述积层体。所述两个以上的积层体分别包含在与所述第1面垂直的第2方向上积层的多个半导体芯片。所述多个半导体芯片分别包含第1半导体层及第2半导体层。所述第1半导体层及第2半导体层具有设置着功能元件的元件面、及与所述元件面为相反侧的背面，且以所述第2半导体层的元件面面向所述第1半导体层的元件面的方式贴合。

[相关申请案]

本申请享有以日本专利申请2017-178301号(申请日：2017年9月15日)为基础申请的优先权。本申请是通过参照该基础申请而包含基础申请的全部内容。

技术领域

实施方式涉及一种半导体装置。

背景技术

存在积层多个半导体芯片并进行树脂密封而成的半导体装置。这种半导体装置的制造良率主要取决于包含多个半导体芯片的积层体的良品率。例如，随着电路规模的大型化、或存储装置的存储容量的扩大，而各半导体芯片的尺寸变大。伴随于此，各半导体芯片中包含构造缺陷的概率变高，良品率降低。因此，存在包含多个半导体芯片的积层体的良品率大幅度降低，而使半导体装置的制造成本上升的情况。

发明内容

实施方式提供一种能够使包含多个半导体芯片的积层体的良品率提高的半导体装置。

实施方式的半导体装置具备：部件，包含第1面、与所述第1面为相反侧的第2面、及在沿所述第1面的第1方向上延伸的至少一条配线；两个以上的积层体，在所述第1面上，在所述第1方向上排列而配置；及两个以上的逻辑芯片，分别电连接在所述积层体。所述两个以上的积层体分别包含在与所述第1面垂直的第2方向上积层的多个半导体芯片。所述多个半导体芯片分别包含第1半导体层及第2半导体层。所述第1半导体层及第2半导体层具有设置着功能元件的元件面、及与所述元件面为相反侧的背面，且以所述第2半导体层的元件面面向所述第1半导体层的元件面的方式贴合。

附图说明

图1是表示第1实施方式的半导体装置的示意性剖视图。

图2是表示半导体芯片的积层构造的示意性剖视图。

图3是表示第1实施方式的半导体装置的构成的示意图。

图4(a)及(b)是表示半导体芯片与外部电路的连接方法的示意图。

图5是表示半导体芯片与外部电路的另一连接方法的示意图。

图6(a)及(b)是表示第2实施方式的半导体装置的示意性剖视图。

图7是表示第2实施方式的半导体装置的构成的示意图。

图8是表示半导体芯片的积层体与逻辑芯片的位置关系的示意性俯视图。

图9是表示第2实施方式的另一半导体装置的示意性剖视图。

具体实施方式

以下，一边参照附图，一边对实施方式进行说明。对附图中的相同的部分标注相同的编号而适当省略其详细的说明，并针对不同的部分进行说明。此外，附图是示意性或概念性图，各部分的厚度与宽度的关系、部分间的大小的比率等未必与实物相同。另外，即便在表示相同的部分的情况下，有时也根据附图而使相互的尺寸或比率不同地表示。

此外，使用各图中所示的X轴、Y轴及Z轴来说明各部分的配置及构成。X轴、Y轴及Z轴相互正交，分别表示X方向、Y方向及Z方向。另外，有时将Z方向设为上方，并将其相反方向设为下方而进行说明。

[第1实施方式]