[发明专利]三维半导体存储器件

说明书

本公开提供了三维半导体存储器件。一种三维半导体存储器件可以包括垂直地穿过三维半导体存储器件的单元阵列区域中的堆叠结构的上结构和下结构的垂直沟道结构。垂直沟道结构可以具有在垂直沟道结构中的上结构与下结构相遇的水平面处具有台阶轮廓的侧壁。垂直虚设结构可以在该三维半导体存储器件的连接区域中垂直地穿过由上结构和下结构限定的阶梯结构，并且垂直虚设结构可以具有在上结构与下结构相遇的水平面处具有平坦轮廓的侧壁。

技术领域

本发明构思的实施方式涉及一种半导体器件以及用于制造该半导体器件的方法，更具体地，涉及具有提高的集成密度的三维(3D)半导体存储器件以及用于制造该三维半导体存储器件的方法。

背景技术

常规二维(2D)或者平面半导体器件的集成密度可以由单位存储单元占据的面积确定。因此，常规2D半导体器件的集成密度会受到形成精细图案的技术的影响。然而，由于需要昂贵的设备来形成精细图案，所以2D半导体器件的集成密度继续增大但仍然会受到限制。因此，已经开发了三维(3D)半导体存储器件以克服以上限制。3D半导体存储器件可以包括三维地(即垂直地)布置的存储单元。

发明内容

根据本发明的实施方式可以提供包括垂直沟道结构和垂直虚设结构的垂直半导体存储器件结构以及形成该垂直半导体存储器件结构的方法。根据这些实施方式，一种三维半导体存储器件可以包括垂直地穿过该三维半导体存储器件的单元阵列区域中的堆叠结构的上结构和下结构的垂直沟道结构。垂直沟道结构可以具有在垂直沟道结构中的上结构与下结构相遇的水平面处具有台阶轮廓的侧壁。垂直虚设结构可以在该三维半导体存储器件的连接区域中垂直地穿过由上结构和下结构限定的阶梯结构，并且垂直虚设结构可以具有在上结构与下结构相遇的水平面处具有平坦轮廓的侧壁。

在根据本发明的一些实施方式中，一种三维半导体存储器件可以包括堆叠结构，该堆叠结构包括交替的电极层和绝缘层并从该三维半导体存储器件的单元阵列区域延伸到该三维半导体存储器件的连接区域。堆叠结构中的下结构可以包括蚀刻停止层作为下结构中的最上面的层，并且堆叠结构中的上结构在蚀刻停止层上。阶梯结构可以由连接区域中的堆叠结构的上结构和下结构限定。

垂直沟道结构可以垂直地穿过单元阵列区域中的堆叠结构的上结构和下结构，其中垂直沟道结构具有在垂直沟道结构中的上结构与蚀刻停止层相遇的水平面处具有台阶轮廓的侧壁。垂直虚设结构可以垂直地穿过阶梯结构，其中垂直虚设结构具有在垂直虚设结构中的上结构与蚀刻停止层相遇的水平面处具有平坦轮廓的侧壁。

在根据本发明的一些实施方式中，一种三维半导体存储器件可以包括堆叠结构，该堆叠结构包括从该三维半导体存储器件的单元阵列区域延伸到该三维半导体存储器件的连接区域的交替的电极层和绝缘层。堆叠结构中的下结构可以包括电极层之一或者绝缘层之一作为下结构中的最上面的层。堆叠结构中的上结构可以直接在下结构中的最上面的层上并且阶梯结构可以由连接区域中的堆叠结构的上结构和下结构限定。

垂直沟道结构可以垂直地穿过单元阵列区域中的堆叠结构的上结构和下结构，其中垂直沟道结构具有在垂直沟道结构中的上结构与下结构中的最上面的层相遇的水平面处具有台阶轮廓的侧壁。垂直虚设结构可以垂直地穿过阶梯结构，其中垂直虚设结构具有在垂直虚设结构中的上结构与下结构中的最上面的层相遇的水平面处具有平坦轮廓的侧壁。