[发明专利]分段式防护环及芯片边缘密封件

说明书

本揭示内容涉及分段式防护环及芯片边缘密封件，其有关于半导体结构，且更特别的是，有关于分段式防护环及芯片边缘密封件和制法。该结构包括：防护环结构，在一低k介电材料中形成；以及边缘密封结构，形成为穿过该低k介电材料至少直到在该低k介电材料下面的衬底。

技术领域

本揭示内容有关于半导体结构，且更特别的是，有关于分段式防护环及芯片边缘密封件和制法。

背景技术

例如分段式防护环的防护环技术被使用于许多不同半导体技术，例如GaAs、SiGe、RFCMOS及RFSOI。例如，射频(RF)电路需要分段式防护环以避免寄生耦合及感应耦合(后一现象可与连续防护环一起发生)。

RF技术在中段(MOL)及后段(BEOL)工艺通常包含非多孔介电材料。为了进一步改善RF技术，例如，改善RF电路效能，在MOL或BEOL加工阶层需要低k介电多孔材料。例如SiCOH或p-SiCOH的低k介电多孔材料广泛使用于例如90纳米及更小世代用于数个BEOL配线阶层(wiring level)的先进CMOS技术。

于低k介电多孔应用中，特别有用的是防止可能导致SiCOH破裂或铜可靠度劣化(例如，电迁移、应力迁移等等)的湿气入侵的防护环。但是，使用分段式防护环可能导致低k介电多孔应用的可靠度失效。因此，已知具有分段式防护环的RFSOI芯片与低K SiCOH或p-SiCOH MOL/BEOL不相容。

发明内容

在本揭示内容的一态样中，一种结构，其包含：防护环结构，在一低k介电材料中形成；以及边缘密封结构，形成为穿过该低k介电材料至少直到在该低k介电材料下面的一衬底。

在本揭示内容的一态样中，一种结构，其包含：一绝缘体上覆硅衬底；一中段及后段介电质低k介电材料，在该绝缘体上覆硅衬底上；配线结构，在该中段及后段介电质低k介电材料中形成直到该绝缘体上覆硅衬底；分段式防护环结构，在该中段及后段介电质低k介电材料中形成；以及边缘密封结构，形成为延伸穿过该中段及后段介电质低k介电材料。

在本揭示内容的一态样中，一种方法，包含：形成在该绝缘体上覆硅衬底上的中段及后段介电质低k介电材料；形成在该中段及后段介电质低k介电材料中形成直到该绝缘体上覆硅衬底的一配线结构；形成在该中段及后段介电质低k介电材料中形成的一分段式防护环结构；以及形成延伸穿过该中段及后段介电质低k介电材料的一边缘密封结构。

附图说明

以下说明详述本揭示内容，其中参考多个附图以不具限定性的方式举例说明本揭示内容的示范具体实施例。

图1A至图1C根据本揭示内容的数个态样图示结构及各个工艺。

图2除其他特征以外根据本揭示内容的数个态样图示边缘密封结构及各个工艺。

图3根据本揭示内容的其他态样图示结构及各个工艺。

图4根据本揭示内容的其他态样图示结构及各个工艺。

图5A至图5D根据本揭示内容的其他态样图示结构及各个工艺。

具体实施方式

本揭示内容有关于半导体结构，且更特别的是，有关于分段式防护环及芯片边缘密封件和制法。具体而言，本揭示内容提供的是在中段(MOL)及/或后段(BEOL)加工时具有低k介电材料的分段式防护环及芯片边缘密封件。有利的是，本揭示内容提供具有包含低KSiCOH或p-SiCOH MOL/BEOL材料的RFSOI芯片的分段式防护环与制造加工的相容性。