[发明专利]嵌入式多管芯互连桥在审
申请号: | 201810148363.8 | 申请日: | 2018-02-13 |
公开(公告)号: | CN108573954A | 公开(公告)日: | 2018-09-25 |
发明(设计)人: | A·孙达拉姆 | 申请(专利权)人: | 英特尔公司 |
主分类号: | H01L23/538 | 分类号: | H01L23/538;H01L21/768 |
代理公司: | 永新专利商标代理有限公司 72002 | 代理人: | 林金朝;王英 |
地址: | 美国加*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 第一层 电气地 耦合到 管芯 基底元件 第二管 互连桥 二维电子气体 第二材料 第一材料 耦合 多管芯 嵌入式 互连 通信 | ||
1.一种用于通信地耦合电子封装的两个或更多个管芯的互连桥,所述互连桥包括:
基底元件,其包括第一材料,其中所述基底元件能够附接到被配置成支撑第一管芯和第二管芯的衬底;
第一层,其附接到所述基底元件,其中所述第一层包括第二材料;
第二层,其布置在所述第一层上,其中所述第二层包括第三材料;
二维电子气体(2DEG),其位于所述第一层和所述第二层之间;
第一接触部,其布置在所述2DEG的第一侧中,所述第一接触部适于电气地耦合到所述第一管芯;以及
第二接触部,其在离所述第一接触部的一定距离处布置在所述2DEG的第二侧中,所述第二接触部适于电气地耦合到所述第二管芯,其中所述第一接触部通过所述2DEG电气地耦合到所述第二接触部。
2.如权利要求1所述的互连桥,其中所述第二材料包括第一晶格参数而所述第三材料包括第二晶格参数,并且所述2DEG基于不同于所述第二晶格参数的所述第一晶格参数而由在所述第一层和所述第二层之间的异质结形成。
3.如权利要求1所述的互连桥,其中所述第二材料和所述第三材料是半导电材料。
4.如权利要求1所述的互连桥,其中所述第一材料、第二材料和第三材料是外延材料。
5.如权利要求1所述的互连桥,其中所述第一层和所述第二层中的至少一个掺杂有多个电荷载流子。
6.如权利要求1所述的互连桥,其中所述第一层由GaN和GaAs中的至少一个构成。
7.如权利要求1所述的互连桥,其中所述第二层由AlGaN和AlGaAs中的至少一个构成。
8.如权利要求1所述的互连桥,还包括布置在所述2DEG中并且在所述第一接触部和所述第二接触部之间的第三接触部,其中所述第三接触部被配置为场效应晶体管栅极。
9.如权利要求8所述的互连桥,其中所述栅极将与所述第一管芯和所述第二管芯中的至少一个电气地通信。
10.一种用互连桥将第一管芯通信地耦合到第二管芯的方法,所述方法包括:
将第一层布置在基底元件上,其中所述基底元件是第一材料而所述第一层是不同于所述第一材料的第二材料;
将第二层布置在所述第一层上,其中所述第二层包括不同于所述第二材料的第三材料,并且所述第二材料的晶格参数不同于所述第三材料的晶格参数以形成所述第一层和所述第二层之间的二维电子气体(2DEG);
在所述2DEG的第一侧中形成第一接触部,所述第一接触部适于电气地耦合到第一管芯;以及
在所述2DEG的第二侧中形成第二接触部,所述第二接触部适于电气地耦合到第二管芯。
11.如权利要求10所述的方法,还包括形成所述第一层和所述第二层之间的异质结以基于不同于所述第二晶格参数的第一晶格参数而形成所述2DEG。
12.如权利要求10所述的方法,其中将所述第一层布置在所述基底元件上包括将半导电材料布置在所述基底元件上,并且将所述第二层布置在所述第一层上包括将不同的半导电材料布置在所述第一层上。
13.如权利要求10所述的方法,其中将所述第一层布置在所述基底元件上包括将外延材料布置在所述基底元件上,并且将所述第二层布置在所述第一层上包括将不同的外延材料布置在所述第一层上。
14.如权利要求10所述的方法,还包括用多个电荷载流子掺杂所述第一层和所述第二层中的至少一个。
15.如权利要求10所述的方法,其中将所述第一层布置在所述基底元件上包括将GaN和GaAs中的至少一个布置在所述基底元件上。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810148363.8/1.html,转载请声明来源钻瓜专利网。