[发明专利]显示装置、栅极驱动器及其控制方法

权利要求书

1.一种栅极驱动器，其特征在于，包括：

多个时钟信号端和降噪控制端；

N级级联的栅极驱动单元，N级所述栅极驱动单元中每级栅极驱动单元连接相应的时钟信号端，所述N级所述栅极驱动单元还连接所述降噪控制端，每级栅极驱动单元根据相应的时钟信号端的信号上拉该级栅极驱动单元的输出端的电压，还根据所述降噪控制端的信号进行降噪，其中，N为大于1的整数；

控制单元，所述控制单元分别与所述多个时钟信号端和所述降噪控制端相连，所述控制单元用于对所述多个时钟信号端的信号进行检测，并在至少一个时钟信号端的信号出现异常时输出有效电平至所述降噪控制端，以使所述N级栅极驱动单元进行降噪；

所述多个时钟信号端被构造为P组时钟信号单元，每组时钟信号单元包括两个时钟信号端，所述两个时钟信号端的信号互为反相，P为正整数，其中，所述控制单元包括：

P个检测器，每个检测器用于对每组时钟信号单元中的两个时钟信号端进行比较，并在所述两个时钟信号端的电平相同时判断所述两个时钟信号端中的至少一个出现异常；

控制器，所述控制器与所述P个检测器分别相连，所述控制器用于在至少一个时钟信号端的信号出现异常时输出有效电平至所述降噪控制端。

2.根据权利要求1所述的栅极驱动器，其特征在于，所述每级栅极驱动单元包括上拉模块、驱动控制模块和下拉模块，其中，

所述上拉模块的第一端与所述驱动控制模块相连，所述上拉模块的第二端与相应的时钟信号端相连，所述上拉模块的第三端与该级栅极驱动单元的输出端相连，其中，所述上拉模块的第一端与所述驱动控制模块之间具有第一节点；

所述下拉模块的第一端与所述第一节点相连，所述下拉模块的第二端与该级栅极驱动单元的输出端相连，所述下拉模块的第三端与所述降噪控制端相连，所述下拉模块在所述降噪控制端为所述有效电平时下拉所述第一节点和该级栅极驱动单元的输出端的电压以使该级栅极驱动单元进行降噪。

3.根据权利要求2所述的栅极驱动器，其特征在于，所述下拉模块包括第一晶体管和第二晶体管，所述第一晶体管的控制极与所述第二晶体管的控制极相连后再与所述降噪控制端相连，所述第一晶体管的第一极与所述第一节点相连，所述第一晶体管的第二极与第一电源端相连，所述第二晶体管的第一极与所述栅极驱动单元的输出端相连，所述第二晶体管的第二极与所述第一电源端相连。

4.根据权利要求1所述的栅极驱动器，其特征在于，所述P组时钟信号单元包括2P个时钟信号端，所述2P个时钟信号端依次迭代地与所述N级栅极驱动单元相连，且所述2P个时钟信号端的信号依次错开预设相位以使第m个时钟信号端的信号与第(P+m)个时钟信号端的信号互为反相，其中，m＝1、2、……、P。

5.根据权利要求4所述的栅极驱动器，其特征在于，其中，

当P为1时，所述N级栅极驱动单元中每级栅极驱动单元具有输入端、第一复位端和第二复位端，每级栅极驱动单元的输入端连接前一级栅极驱动单元的输出端，每级栅极驱动单元的第一复位端和第二复位端均连接后一级栅极驱动单元的输出端。

6.根据权利要求4所述的栅极驱动器，其特征在于，其中，

当P大于1时，每级栅极驱动单元具有输入端、第一复位端和第二复位端，每级栅极驱动单元的输入端连接前P级栅极驱动单元的输出端，每级栅极驱动单元的第一复位端连接后P级栅极驱动单元的输出端，每级栅极驱动单元的第二复位端连接后(P+1)级栅极驱动单元的输出端。

7.根据权利要求1所述的栅极驱动器，其特征在于，所述P个检测器和所述控制器均通过与门、或门以及非门构造，所述P个检测器中每个在输入的两个时钟信号端的电平相同时输出第一电平，所述控制器在所述P个检测器中至少一个输出所述第一电平时输出所述有效电平。

8.一种显示装置，其特征在于，包括根据权利要求1-7中任一项所述的栅极驱动器。