[发明专利]一种基于精准环路滤波的并行定时同步方法

说明书

本发明公开了一种基于精准环路滤波的并行定时同步方法，其按如下步骤执行：一，并行处理定时同步插值步骤；二，并行处理定时误差检测步骤；三，并行处理环路滤波步骤；四，并行处理插值控制步骤。本发明具有同步速度较快、性能好的优点，其广泛应用于适合低信噪比传输的地面无线应急通信、卫星与电力线通信等数字通信领域。

技术领域

本发明属于数字通信技术领域，特别涉及一种基于精准环路滤波的并行定时同步方法。

背景技术

在数字通信系统中，因接发两端端时钟相互独立，故接收机无法在每个符号周期中的最佳采样时刻完成采样，从而无法直接得到正确符号。要实现信号正确传输，则要求接收机获取信号与发射机传送信号频率和相位相同。因此，接收机需完成同步过程。同步包括定时同步和载波同步。根据奈奎斯特采样定理可知：在数字接收机中，信号高速模数转换后的过采样数据，定时同步处理运行速率至少是符号速率的2倍。

在数字接收机中，定时同步主要有三种方法：

第一种方法是模拟定时同步。主要思想为：以本地时钟为参照，从模拟信号中得到当前采样时刻和最佳采样时刻之间的偏差，并根据偏差幅度与极性信息，调整本地时钟频率和相位，从而得到最佳采样时刻采样值。

第二种方法是数模混合定时同步。主要思想为：根据从模数转换处理后采样的数据中，得到定时误差信息，调整本地时钟得到最佳采样时刻采样值。该方法采用传统锁相环技术，利用反馈调整本地模数转换时钟频率和相位，实现定时同步，其原理较简单，且可靠性较好。

第三种方法是数字定时同步。主要思想为：在接收端，采样时钟固定，从模数转换信号采样数据中，得到当前采样时刻和最佳采样时刻之间的偏差，由插值滤波器来实现符号同步。

前两种方法的优点是：在相位和频率上，接收端时钟与发送端是一致的。缺点是：反馈会造成信号模数转换(Analog-to-Digital,AD)过程中的采样失踪，且在结构上都包含会产生更大噪声模拟电路压控振荡器。

第三种方法的优点是：信号处理过程全部在数字域完成，有利于系统集成，且以较低过程复杂度，实现较好的跟踪性能，目前应用较为广泛。其中，最典型方案为Gardner定时同步算法。

目前，因数字通信对信息传输速率要求越来越高，及硬件设备属性限制，并行定时同步技术逐渐受到重视。在一个时钟周期内，采用并行处理多路输入数据的方式，可保证电路运行时钟频率不变情况下，有效提高处理数据的能力。在具体硬件实现时，串行和并行定时同步两种算法有较大不同：串行算法可先扣除或添加高倍时钟周期后，分频恢复符号时钟；但其不可在并行算法中使用，若扣除某个时钟周期，则会丢失比特数，严重影响系统同步性能。其中，并行定时同步技术又分为时域与频域两个方向。

时域并行定时同步方法：

在时域上，结合Gardner定时同步算法，可设计出相应的并行结构，且结构实现简单。在高速通信系统中，该方法可取得较好的同步性能。主要是在插值滤波器前，用移位寄存器完成扣除脉冲的时序调整操作。但其设计结构具有局限性，移位寄存器完成添加脉冲操作，其数据深度加1。因寄存器实际深度有限，故当长时间连续通信时，导致数据溢出，从而使得数据丢失产生错误。因此，该结构检测定时误差时，对采样速率与符号速率关系有较高要求。同样，可采用部分并行的Gardner定时同步结构，已实现了1.2Gbps的高速通信。

频域并行定时同步方法：