[发明专利]射频集成工艺容差与电性能耦合特性的建模与封装方法

权利要求书

1.射频集成工艺容差与电性能耦合特性的建模与封装方法，其特征在于，包括如下步骤：

步骤一：通过基于测量或经验证的仿真获取建模样本数据集，样本覆盖工艺容差范围；

步骤二：对步骤一获取的样本数据集进行数据预处理，分离出频率数据、工艺容差参数、电性能参数，形成对应的输入输出训练集，其中频率数据和工艺容差参数作为模型的输入激励，输出为电性能参数；

步骤三：进行神经网络训练建模，每个神经网络分别输出一类参数，由若干个训练完成的神经网络构成工艺容差电性能数学模型，并输出保存神经网络的结构参数和系数；

步骤四：将所建神经网络中用于计算模型输出的各参数值进行编码封装，得到模型参数文件；

步骤五：建立对应于建模算法的模型结构文件；

步骤六：将模型结构文件编译生成供仿真软件调用的程序接口文件，即得仿真模型包。

2.如权利要求1所述的射频集成工艺容差与电性能耦合特性的建模与封装方法，其特征在于，步骤二中，还对各维度参数进行线性归一化处理。

3.如权利要求1所述的射频集成工艺容差与电性能耦合特性的建模与封装方法，其特征在于，步骤四所述的模型参数文件包含模型共性参数、模型个性参数。

4.如权利要求1所述的射频集成工艺容差与电性能耦合特性的建模与封装方法，其特征在于，模型结构文件包含与步骤三建模算法对应结构类型的模型算法模块、与步骤四编码方式对应的解码模块、插值算法模块，适配仿真信号流的必要的信号处理接口。

5.如权利要求1所述的射频集成工艺容差与电性能耦合特性的建模与封装方法，其特征在于，模型参数文件里加入了文件校验码。

6.如权利要求1所述的射频集成工艺容差与电性能耦合特性的建模与封装方法，其特征在于，步骤四是采用二进制格式进行封装。

7.如权利要求1所述的射频集成工艺容差与电性能耦合特性的建模与封装方法，其特征在于，步骤二具体为：经过数据预处理模块分离出频率数据、工艺容差参数、电性能参数，其中频率和工艺容差参数作为模型的输入激励，输出响应为工艺IP模型的电性能参数，形成逐一严格对应的格式化输入输出样本集。

8.如权利要求4所述的射频集成工艺容差与电性能耦合特性的建模与封装方法，其特征在于，插值算法模块采用的计算公式为：

其中，S(x,y)为插值预测值，S_n通过步骤三中算法模型N直接计算得出的电性能参数，W_n为反距离权重，其计算公式为：

其中，x、y是各维度对应的工艺参数容差；d_n(x，y)表示预测点(x,y)到相邻点(x_n,y_n)的距离，即预测点与样本点之间的欧式距离，p为指数值，N_δ表示参与插值的相邻样本点数，N_δ＝2^D，D表示工艺参数维数。

9.如权利要求8所述的射频集成工艺容差与电性能耦合特性的建模与封装方法，其特征在于，p的取值为1或2。

10.如权利要求1所述的射频集成工艺容差与电性能耦合特性的建模与封装方法，其特征在于，步骤三中采用采用BP神经网络作为算法模型进行训练建模。