[发明专利]包括掩埋电容结构的半导体器件及其形成方法

说明书

本发明涉及包括掩埋电容结构的半导体器件及其形成方法。本公开提供了半导体器件和制造技术，其中可以在SOI器件的掩埋绝缘层的层级处提供掩埋电容结构，从而与传统策略相比提供了降低的工艺复杂度，而仍然在掩埋电容结构上方保留优异的路由能力。

技术领域

一般地，本公开涉及半导体器件，其中除了诸如晶体管等的有源电路元件之外还必须提供电容结构以便获得优异的器件性能和/或扩展器件功能(例如，相对于射频应用等)。

背景技术

在半导体工业中已经取得了不断的进步，从而现在提供了其中包括大量的诸如晶体管等的电路元件的集成电路。除了通常以数字和/或模拟组件的形式提供的用于控制半导体器件内的电压和/或电流的晶体管元件之外，存在将附加功能集成到单个半导体器件中的连续趋势，从而形成甚至是单芯片上的完整系统-片上系统(SoC)。因此，除了通常使用的电阻器之外，无源电路元件，特别是电容器等必须在许多类型的集成电路中实现。

例如，已经开发了许多制造策略用于将电容结构容纳到复杂集成电路的设计中，例如当快速切换晶体管元件可能导致适度高的瞬态电流时，提供用于例如通过缓冲工作电压来稳定关键器件区域的操作的去耦合电容器。为此，例如在有源半导体材料中具有一个电极的基于半导体的电容结构可以被设置在半导体器件中的策略上适当的位置处，以减少电源电压波动。在其他情况下，为了实现诸如动态RAM区的存储区，必须并入多个电容器。在这些存储区中，通常使用一个电容器和相关联的晶体管存储一比特信息，其中，就实现高比特密度而言，通常可以将电容器设置为深沟槽电容器以便建立所需电容，然而，由此需要附加的复杂工艺步骤来形成深沟槽并适当地用导电和电介质材料填充深沟槽。

当在半导体器件的器件层级中，即，在也用于形成有源电路元件(诸如基于硅的集成电路的逻辑区域中的例如依赖于广为接受的CMOS技术的复杂晶体管)的半导体材料之中和之上提供电容结构时，这些结构优选地被实现为具有与优选NMOS晶体管的配置类似的组件，然而，由此消耗有价值的衬底空间，这因此可能相对于减小复杂集成电路的整体尺寸而显著限制设计灵活性。此外，在复杂半导体器件的器件层级中提供相应的电容结构可能需要相对于接触层级，特别是相对于半导体器件的金属化系统中的总体信号路由的适当的设计调整，因为器件层级内部信号路由能力受到形成在其中的附加电容结构的显著影响。

在许多其他方法中，在复杂半导体器件的金属化系统内提供电容结构，由此提供了将高度导电金属材料并入到电容器电极中的可能性，同时基本上避免了器件层级中的空间消耗。另一方面，在金属化系统中并入基于金属的电容器需要在金属化层级中对相应的信号路由进行复杂的重新设计，并且最终还可以有助于复杂集成电路的横向尺寸的总体增加，因为由电容器占据的金属化系统中的区域不再可用于信号路由。此外，在形成复杂金属化系统时，在金属化系统中并入电容器可能需要大量附加的工艺步骤，从而也对总体工艺复杂性造成显著影响，由此增加了制造成本。

由于除了在仍维持集成电路的高性能的同时降低总体功耗的总体要求之外，还存在关于例如通过并入RF组件来实现具有增加功能性的无源电路区域的增长的需求，这进而可能赋予集成电路优异的连接功能。由于在半导体工业中的这种普遍发展并且尽管如上所述在形成电容结构时存在困难，因此电容器必须被越来越多地并入到集成电路的设计中，其中特别地，由于适度高的复杂性和/或空间消耗，现有技术可能不被认为是有前途的选项，这显著地促成整体制造成本。

鉴于上述情况，本公开因此涉及其中可以在集成电路中提供电容结构的技术，同时避免或至少减少上述一个或多个问题的影响。

发明内容

以下给出本发明的简化摘要，以提供对本发明的某些方面的基本理解。此摘要并非本发明的详尽概述。它并非旨在识别本发明的关键或核心要素或描绘本发明的范围。其唯一目的是要以简化的形式呈现一些概念，作为稍后讨论的更详细描述的序言。