[发明专利]衬底和半导体装置封装

说明书

提供一种衬底，所述衬底包含电介质层和邻近所述电介质层的图案化导电层。所述图案化导电层包括第一导电衬垫，所述第一导电衬垫包括具有第一凹面侧壁的第一部分。所述衬底进一步包含安置在所述图案化导电层上的保护层，且所述保护层覆盖所述第一导电衬垫的所述第一部分。

技术领域

本发明大体上涉及衬底和半导体装置封装，且更具体地说，涉及包含具有凹面侧壁的导电衬垫的衬底。

背景技术

半导体装置封装可包含安装在具有电路的衬底上的至少一个半导体装置。衬底的电路可包含导电迹线和/或导电衬垫。导电衬垫可电连接到半导体装置。焊料掩模用于覆盖导电迹线和/或导电衬垫的外围区域的部分以用于保护。此外，焊料掩模还可控制半导体装置封装的扭曲。

然而，由于在制造过程的热循环期间的热膨胀系数(CTE)或扭曲的不匹配，导电衬垫和焊料掩模之间的边界周围或边界处可能发生结构性缺陷，例如，裂纹或分层。导电衬垫与焊料掩模之间的裂纹或分层会引起可靠性问题。举例来说，用于将半导体装置的导电衬垫接合到衬底的导电衬垫的焊料可能流入裂纹中并与邻近电路接触，从而导致短路。流入裂纹中的焊料还可能加重裂纹问题。

发明内容

在一些实施例中，根据一个方面，揭示一种衬底。衬底包括电介质层和邻近电介质层的图案化导电层。图案化导电层包括第一导电衬垫，且第一导电衬垫包括具有第一凹面侧壁的第一部分。衬底进一步包含安置在图案化导电层上的保护层，且保护层覆盖第一导电衬垫的第一部分。

在一些实施例中，根据另一方面，揭示一种半导体装置封装。半导体装置封装包含衬底和衬底上的半导体装置。衬底包含电介质层和邻近电介质层的图案化导电层。图案化导电层包括第一导电衬垫且第一导电衬垫包括具有凹面侧壁的第一部分。衬底上的半导体装置电连接到图案化导电层的第一导电衬垫。半导体装置封装进一步包含电连接在半导体装置与图案化导电层的第一导电衬垫之间的导电连接元件。

附图说明

当结合附图阅读时，从以下详细描述最好地理解本公开的各方面。应注意，各种特征可能未按比例绘制，且各种特征的尺寸可出于论述的清楚起见而任意增大或减小。

图1A是说明根据本公开的一些实施例的包含衬底的半导体装置封装的横截面图的示意图。

图1B是说明根据本公开的一些实施例的包含衬底的半导体装置封装的横截面图的示意图。

图1C是说明根据本公开的一些实施例的包含衬底的半导体装置封装的横截面图的示意图。

图1D是说明根据本公开的一些实施例的包含衬底的半导体装置封装的横截面图的示意图。

图2A是说明根据本公开的一些实施例的衬底的一部分的三维透视图的示意图。

图2B是说明根据本公开的一些实施例的衬底的一部分的三维透视图的示意图。

图2C是说明根据本公开的一些实施例的衬底的一部分的三维透视图的示意图。

图2D是说明根据本公开的一些实施例的衬底的一部分的三维透视图的示意图。

图3是说明根据本公开的一些实施例的包含用于接纳半导体装置的区域的衬底的示意图。

图4A是根据本公开的一些实施例的衬底的用于接纳半导体装置的扭曲区域的示意图。

图4B是说明根据本公开的一些实施例的衬底的一部分的俯视图的示意图。

图4C是根据本公开的一些实施例的衬底的用于接纳半导体装置的扭曲区域的示意图。

图4D是说明根据本公开的一些实施例的衬底的一部分的俯视图的示意图。

图5是说明根据本公开的一些实施例的导电衬垫的俯视图的示意图。