[发明专利]像素补偿方法及补偿模块、计算机存储介质、显示装置有效
| 申请号: | 201810130491.X | 申请日: | 2018-02-08 |
| 公开(公告)号: | CN108269547B | 公开(公告)日: | 2020-07-14 |
| 发明(设计)人: | 刘志友;许益祯;肖利军;梁利生;白王静;高少洪;罗金佳;赵雅楠 | 申请(专利权)人: | 京东方科技集团股份有限公司;重庆京东方光电科技有限公司 |
| 主分类号: | G09G3/36 | 分类号: | G09G3/36 |
| 代理公司: | 北京市立方律师事务所 11330 | 代理人: | 刘延喜 |
| 地址: | 100015 *** | 国省代码: | 北京;11 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 像素 补偿 方法 模块 计算机 存储 介质 显示装置 | ||
1.一种像素补偿方法,其特征在于,包括:
比较同一列像素中相邻两行像素的极性,若极性不同,输出第一信号;若极性相同,输出第二信号;
接收到第一信号时,控制与源极集成驱动电路输出的数据电压信号对应的时钟信号的占空比增大第一预设值;
接收到第二信号时,控制与源极集成驱动电路输出的数据电压信号对应的时钟信号的占空比减小第一预设值。
2.根据权利要求1所述的像素补偿方法,其特征在于,该方法还包括:
接收到第一信号时,控制所述源极集成驱动电路输出的数据电压信号的时长增加第二预设值;以及
接收到第二信号时,控制所述源极集成驱动电路输出的数据电压信号的时长减小第二预设值。
3.根据权利要求2所述的像素补偿方法,其特征在于,针对同一列像素,若相邻的n行像素的极性相同;其中:n为大于等于2的正整数;
所述控制所述源极集成驱动电路输出的数据电压信号的时长减小第二预设值,具体包括:
控制源极集成驱动电路输出给每一行像素的数据电压信号的时长均减小,输出给n行像素的数据电压信号的总时长减小第二预设值。
4.根据权利要求3所述的像素补偿方法,其特征在于,所述控制源极集成驱动电路输出给每一行像素的数据电压信号的时长均减小,包括:
控制源极集成驱动电路输出给每一行像素的数据电压信号的时长均减小,且每一行像素的数据电压信号的时长减小量相等。
5.根据权利要求4所述的像素补偿方法,其特征在于,所述控制与源极集成驱动电路输出的数据电压信号对应的时钟信号的占空比减小第一预设值,具体包括:
控制与所述n行像素的数据电压信号对应的时钟信号的占空比总共减小第一预设值。
6.根据权利要求5所述的像素补偿方法,其特征在于,所述控制与所述n行像素的数据电压信号对应的时钟信号的占空比总共减小第一预设值,包括:
控制与所述n行像素的数据电压信号对应的时钟信号的占空比均减小,且每一行像素的数据电压信号对应的时钟信号的占空比减小量相等。
7.一种计算机存储介质,其特征在于,存储有如权利要求1-6任一项像素补偿方法对应的程序。
8.一种像素补偿模块,其特征在于,包括电连接的极性逻辑比较器和时序控制器;
所述极性逻辑比较器,用于比较同一列像素中相邻两行像素的极性,若极性不同,输出第一信号给所述时序控制器;若极性相同,输出第二信号给所述时序控制器;
所述时序控制器,用于接收到所述第一信号时,控制与源极集成驱动电路输出的数据电压信号对应的时钟信号的占空比增大第一预设值;以及
用于接收到所述第二信号时,控制与源极集成驱动电路输出的数据电压信号对应的时钟信号的占空比减小第一预设值。
9.根据权利要求8所述的像素补偿模块,其特征在于,所述极性逻辑比较器集成在所述源极集成驱动电路内。
10.一种显示装置,其特征在于,包括权利要求8或9所述的像素补偿模块。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于京东方科技集团股份有限公司;重庆京东方光电科技有限公司,未经京东方科技集团股份有限公司;重庆京东方光电科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810130491.X/1.html,转载请声明来源钻瓜专利网。





