[发明专利]一种伪随机序列生成方法和装置以及集成电路

说明书

一种伪随机序列生成方法和装置以及集成电路，所述伪随机序列的长度为N比特，N为大于1的正整数，所述伪随机序列划分为多个分段，所述伪随机序列生成方法包括：构建函数，所述函数体现了2^N个所述伪随机序列中各个相邻伪随机序列之间的总翻转次数与伪随机序列的分段个数以及每个分段的长度之间的关系；根据所述函数来计算分段个数以及各个分段的长度；基于计算出的分段个数和各个分段的长度生成多个时钟信号，每个时钟信号对应一个分段；分别利用所述多个时钟信号生成伪随机序列的多个分段。通过分段的方式生成伪随机序列，能够减少相邻序列间翻转次数。

技术领域

本公开涉及数字信号处理技术领域，具体涉及一种伪随机序列生成方法和装置以及集成电路。

背景技术

随着半导体工艺尺寸的不断缩小，电路可能存在的故障越来越多，因此需要庞大的测试矢量。但由于测试时测试矢量的加载，电路各节点的开关活动性高于正常工作模式，会引起较大的动态功耗，这对电路的可靠性将产生严重影响。目前，常用的测试矢量生成方法包括累加和伪随机生成方法等。对于累加法，其优点是算法简单。但该方法电路资源消耗较大且相邻序列间翻转次数较多，例如假设利用累加法生产一组8比特测试序列，则一共可以生成从00000000至11111111的2⁸个测试序列，那么对于当前生成的测试序列为00111111，而下一个生成的测试序列为01000000的情况下，相邻两个测试序列共发生7次翻转。对于伪随机生成方法，其优点是算法相对简单且对电路资源消耗不大，并且只要有足够长的测试矢量就能够满足测试要求。但该方法也会造成测试矢量冗长且序列翻转次数较多，引起较大的动态功耗。

为此，需要针对伪随机序列生成，解决相邻序列间翻转次数过多的问题。

发明内容

有鉴于此，本公开提供了一种伪随机序列生成方法和装置以及集成电路，能够有效降低相邻序列间翻转次数。

根据本公开的第一方面，提供了一种伪随机序列生成方法，所述伪随机序列的长度为N比特，N为大于1的正整数，其特征在于，所述伪随机序列划分为多个分段，所述伪随机序列生成方法包括：构建函数，所述函数体现了2^N个所述伪随机序列中各个相邻伪随机序列之间的总翻转次数与伪随机序列的分段个数以及每个分段的长度之间的关系；根据所述函数来计算分段个数以及各个分段的长度；基于计算出的分段个数和各个分段的长度生成多个时钟信号，每个时钟信号对应一个分段；分别利用所述多个时钟信号生成伪随机序列的多个分段。

优选地，所述函数包括：其中，1≤i≤n，2≤n＜N，S表示所述伪随机序列的总翻转次数，S_i表示分段i的翻转次数，n表示所述伪随机序列的分段个数，L₁,L₂,…,L_n分别表示所述n个分段的长度，满足i表示分段编号。

优选地，所述根据所述函数来计算分段个数以及各个分段的长度包括：根据所述函数计算使S值最小的n值以及相应的L₁,L₂,…,L_n值。

优选地，L_(i-1)＜L_i，所述根据所述函数来计算分段个数以及各个分段的长度还包括：基于N值来确定n的取值范围；在所述取值范围内，根据所述函数计算使S值最小的n值以及相应的L₁,L₂,…,L_n值。

优选地，所述伪随机序列生成方法还包括：结合电路设计复杂度来调整计算出的分段个数n，并基于调整后的分段个数n根据所述函数重新计算使S值最小的相应的L₁,L₂,…,L_n值。