[发明专利]集成电路输入端测试装置及集成电路

说明书

本发明实施例提供一种集成电路输入端测试装置及集成电路，包括：输出选择单元、功能单元、测试逻辑组合单元以及多个待测试输入态引脚；测试逻辑组合单元和功能单元均包括多个输入端；多个待测试输入态引脚包括至少一个待测试双向引脚和/或至少一个待测试输入引脚；每个待测试输入态引脚分别与逻辑组合单元的一个输入端以及功能单元的一个输入端连接；多个待测试输入态引脚中的待测试双向引脚还与对应的状态选择单元连接；输出选择单元的第一输入端与测试逻辑组合单元的输出端连接，输出选择单元的第二输入端与功能单元的输出端连接；输出选择单元的输出端与输出引脚连接。用于提高集成电路输入端的测试效率。

技术领域

本发明实施例涉及电路测试技术领域，尤其涉及一种集成电路输入端测试装置及集成电路。

背景技术

集成电路中包括多个引脚，例如，输入引脚、输出引脚、双向引脚、和三态引脚等。在实际应用过程中，为了确保集成电路中各个引脚的正确性，需要对各个引脚进行测试。

集成电路中的多个引脚中，输入引脚和双向引脚具有输入功能，当需要对集成电路的输入性能进行测试时，需要对集成电路的输入引脚和双向引脚进行测试。在现有技术中，当需要对集成电路的输入性能进行测试时，需要为每一个输入引脚和双向引脚(下文简称待测试输入态引脚)加入一个边界扫描单元和测试控制逻辑，并通过联合测试工作组(Joint Test Action Group，简称JTAG)接口控制边界扫描单元的状态，以实现将双向引脚设置为输入状态。在待测试输入态引脚施加激励，并通过控制JTAG接口将在待测试输入态引脚施加的激励捕获到边界扫描单元中，通过测试数据输出端(Test DataOutput，简称TDO)管脚对边界扫描单元进行移位操作，以观测待测试输入态引脚的实际输出结果，并判断被测输入的输出结果是否正确，进而确定待测试输入态引脚的正确性。

然而，在现有技术中，需要通过TDO引脚对边界扫描单元进行移位操作，步骤繁琐，导致对集成电路输入端的测试效率低下。

发明内容

本发明实施例提供一种集成电路输入端测试装置及集成电路，提高了对集成电路输入端的测试效率。

第一方面，本发明实施例提供一种集成电路输入端测试装置，包括：输出选择单元、功能单元、测试逻辑组合单元以及多个待测试输入态引脚；所述测试逻辑组合单元以及所述功能单元均包括多个输入端；所述多个待测试输入态引脚包括至少一个待测试双向引脚和/或至少一个待测试输入引脚；其中，

每个待测试输入态引脚分别与所述逻辑组合单元的一个输入端以及所述功能单元的一个输入端连接；所述多个待测试输入态引脚中的所述待测试双向引脚还与对应的状态选择单元连接，所述状态选择单元用于控制所述待测试双向引脚的状态；

所述输出选择单元的第一输入端与所述测试逻辑组合单元的输出端连接，所述输出选择单元的第二输入端与所述功能单元的输出端连接；所述输出选择单元的输出端与输出引脚连接。

在一种可能的实施方式中，所述状态选择单元包括模式选择端、第一状态选择端和第二状态选择端，其中，

所述模式选择端用于将所述第一状态选择端或所述第二状态选择端使能；

所述第一状态选择端和所述第二状态选择端分别与所述待测试双向引脚连接，所述第一状态选择端或所述第二状态选择端用于控制所述待测试双向引脚的状态。

在另一种可能的实施方式中，所述状态选择单元为二选一数据选择器。

在另一种可能的实施方式中，所述待测试双向引脚包括公共端、第一三态缓冲器和第二三态缓冲器，其中，

所述公共端通过所述第一三态缓冲器与所述待测试双向引脚的输出端连接；

所述公共端还通过所述第二三态缓冲器与所述待测试双向引脚的输入端连接；