[发明专利]一种用于交换设备的数据包低时延缓存装置与方法

说明书

一种用于交换设备的数据包低时延缓存装置与方法，装置包括数据包聚合模块、调度器模块、数据接收模块、缓存区模块、动态内存分配模块、数据发送模块、内存块状态表模块、空闲内存块先入先出队列模块。方法包括：聚合模块将数据包聚合成固定大小的聚合数据块，调度器模块为聚合数据块分配缓存地址。动态内存块管理模块维护内存块使用信息，数据接收模块将聚合数据块搬移到相应的DRAM缓存单元中。输出端口向调度器模块发送读取申请，经冲突检测后，数据发送模块将数据包从缓存区输出至外部。本发明降低了缓存器的时延，提高了交换设备处理速度。

技术领域

本发明属于通信技术领域，更进一步涉及通信网络技术领域中的一种用于交换设备的数据包低时延缓存装置与方法。本发明可用于交换设备实现数据包快速低时延缓存，有效提升交换设备的性能。

背景技术

随着通信技术的日益发展，人们对数据传输速率要求越来越高。传输速率的大幅度提升，给以太网交换机或者路由器线卡中缓存器的读写速率和容量带来了更大的挑战。一方面，随着链路速率以及交换网络速率的提高，要求分组进入和离开线卡上缓存器的速率越来越快。通常情况下存储器读和写的数据总线是共享的，一个分组到达后先要写入缓存，数据包到达缓存以及离开缓存的过程要求缓存总线的速率是链路速率的两倍。另一方面，为减小丢失率，线卡容量至少为链路速率R与端到端往返时延RRT的乘积，使得所需的内存容量在10G字节左右。因此需要大容量、高带宽并能够快速访存的缓冲存储单元来吸收网络中的数据波动。

缓存器通常使用容量有限而时延小的静态随机存取存储器SRAM和容量大而读写时延大的动态随机存取存储器DRAM组成的层次化存储器结构，SRAM暂时存储输入输出链路与DRAM之间需要传送的分组以及为需要入队出队的分组划分队列，解决变长分组多队列存储的问题；DRAM作为缓存实体，提供大容量存储空间，两者相互配合可以同时满足速度和容量要求。缓存器的具体功能包括聚合模块将每个数据流传入的数据包进行分段并将其聚合成固定大小的聚合数据块，调度器模块为聚合数据块分配缓存地址。动态内存块管理模块维护队列信息，并允许队列的尾部与头部动态共享内存块信息。数据接收模块检测到队列状态非空时，将此聚合数据块搬移到相应的DRAM缓存单元中。

深圳市邦彦信息技术有限公司在其申请的专利文献“一种以太网数据包缓存方法和装置”(申请号：201210128718.X公开号：CN 102629914 A)中提出的以太网数据包缓存方法和装置。所述装置包括仲裁模块、先入先出队列FIFO模块、内存回收模块、内存块状态表、位宽转换模块和地址映射模块，位宽转换模块用于将以太网数据包位宽转换为和动态随机存取存储器控制器的位宽一致，地址映射模块用于根据仲裁模块的指令输出以太网数据包地址到动态随机存取存储器的内存块，仲裁模块用于控制向内存块读/写以太网数据包，内存回收模块用于回收失效的内存块，先入先出队列FIFO模块用于存储被回收的内存块信息，内存块状态表用于存储内存块的地址信息。该装置存在的不足之处为，缺乏请求端口向与动态内存分配模块的传输机制，请求端口向内存块写入数据时需要先申请内存块地址，再进行数据传输降低了处理速度，在高速交换机内，此方式会产生拥塞甚至丢包。

该专利所公开的方法的步骤为，第一，将DRAM划分为多个内存块，且满足数据包存储不跨页；第二，请求端口向仲裁模块发出写请求指令，仲裁模块从空闲队列中读出空闲内存块编号，作为内存块的地址；第三，仲裁模块发出响应请求的信号，可以向内存块写入数据，写入内存块状态表中，同时写入生存时间加1，请求端口记录下内存块编号；第四，当有端口请求从内存块读取数据，仲裁模块进行权衡选择，当该端口获取到仲裁，利用写入时反馈的内存块编号进行数据读出，完成读取后则将内存块表中对应的生存时间减1；第五，生存时间为0时，内存回收模块将此内存块回收，将此内存的地址放回到FIFO模块。该方法以较低的处理延时缓存以太网数据包，达到存取速度快，存储容量大和实施成本低的目的。该方法存在的不足之处为，为每个长度不定的数据包静态划分存储区，当数据包的长度小于内存块，形成存储器内部的碎片，而这些碎片也不能被其他队列利用，造成存储空间浪费。