[发明专利]一种数字图像伽马校正硬件实现方法及系统

权利要求书

1.一种数字图像伽马校正硬件实现方法，方法包括：对伽马校正模块采用双APB访问方式；所述双APB访问方式包括访问方式一和访问方式二；所述访问方式一只访问查找表RAM；所述访问方式二只负责对伽马校正模块中逻辑电路内部的寄存器进行读写操作；所述访问方式一和访问方式二互相独立，互不交叉，能够同时进行；

所述方法还包括：设置PREADY信号一直为高；所述PREADY信号为响应写操作的信号；所述响应写操作的信号为响应双访问方式对伽马校正模块进行写操作的信号；时钟包括视频数据流时钟和APB总线时钟PCLK；所述PCLK为APB总线访问提供的时钟；在PCLK时钟域的信号都同步到当地的时钟流时钟。

2.根据权利要求1所述的数字图像伽马校正硬件实现方法，所述查找表RAM包括三张独立的查找表：查找表R、查找表G和查找表B，分别对应输入视频流R、G和B信号所要进行伽马校正的信息。

3.根据权利要求2所述的数字图像伽马校正硬件实现方法，所述三张独立的查找表的信息内容由外部CPU下放。

4.根据权利要求1所述的数字图像伽马校正硬件实现方法，所述在PCLK时钟域的信号都同步到当地的时钟流时钟的具体方法为：用当地视频流时钟寄存PCLK时钟域的信号2拍。

5.一种数字图像伽马校正硬件实现系统，采用权利要求1到4之一所述的数字图像伽马校正硬件实现方法，包括伽马校正模块；所述伽马校正模块包括查找表RAM和逻辑电路；其特征在于，所述伽马校正模块包括双APB接口；所述双APB接口包括第一APB接口APB_A和第二APB接口APB_B；所述第一APB接口APB_A只用于访问查找表RAM；所述第二APB接口APB_B只用于对逻辑电路内部的寄存器进行读写操作；所述第一APB接口APB_A和第二APB接口APB_B互相独立，互不交叉。

6.根据权利要求5所述的数字图像伽马校正硬件实现系统，其特征在于：所述查找表RAM包括三张独立的查找表：查找表R、查找表G和查找表B，分别对应输入视频流R、G和B信号所要进行伽马校正的信息。

7.根据权利要求6所述的数字图像伽马校正硬件实现系统，其特征在于：所述三张独立的查找表的信息内容由外部CPU下放。

8.根据权利要求5到7之一所述的数字图像伽马校正硬件实现系统，其特征在于：所述逻辑电路还包括BYPASS寄存器、使能寄存器和复位寄存器中的任意一种、两种或三种。