[发明专利]三维闪存器件的制造方法

说明书

本发明涉及以可防止泄漏电流的增加并维持记录保存性的方式对三维垂直闪存器件进行高压氢热处理及湿式热处理的三维闪存器件的制造方法，本发明包括：以多层的方式在基板上层叠导电层和绝缘层来形成层叠膜的步骤；在上述层叠膜形成蚀刻孔的步骤；去除上述导电层并形成闭塞绝缘膜的步骤；对上述闭塞绝缘膜执行湿式高压热处理的步骤；在上述闭塞绝缘膜上形成电荷储存膜的步骤；在上述电荷储存膜上形成隧道绝缘膜的步骤；沿着上述蚀刻孔形成通道的步骤；以及在上述隧道绝缘膜内形成栅极电极的步骤，在本发明中，对上述闭塞绝缘膜、电荷储存膜、隧道绝缘膜执行高压氢热处理，从而可防止泄露电流的增加所引起的问题，可改善通道的移动性。

技术领域

本发明涉及三维闪存器件的制造方法，尤其，涉及以可防止泄漏电流的增加并维持记录保存性的方式对三维垂直闪存器件进行高压氢热处理工序及湿式高压热处理的三维闪存器件的制造方法。

背景技术

通常，闪存(flash memory)器件根据单元结构及工作来分为与非(NAND)类型和或非(NOR)类型。

并且，根据用于单位单元的电荷存储层(电荷储存膜)的物质种类来分为浮动栅极类的存储器件、金属氧化物亚硝酸盐半导体(MONOS，Metal Oxide Nitride OxideSemiconductor)结构或氮化硅半导体(SONOS，Silicon Oxide Nitride OxideSemiconductor)结构的存储器件。

浮动栅极类的存储器件为利用势阱(potential well)来体现记忆特性的器件，金属氧化物亚硝酸盐半导体或氮化硅半导体类通过利用在作为介电膜的硅氮化膜的容积(bulk)内所存在的浮动栅或存在于介电膜与介电膜之间的界面等的浮动栅来体现记忆特性。上述金属氧化物亚硝酸盐半导体是指控制栅极由金属形成的情况，氮化硅半导体是指控制栅极由多晶硅形成的情况。

尤其，与浮动栅极类型的闪存相比，氮化硅半导体或金属氧化物亚硝酸盐半导体类型的优点在于，具有相对容易的扩展(scaling)和得到改善的持续性特性(endurance)及均匀的门限电压分布。但是，在为了高集成化而使得隧道绝缘膜及闭塞绝缘膜的厚度变薄的情况下，在记录保存性(retention)和持续性方面导致特性下降。

近来，闪存器件根据持续扩展来实现大容量化，由此在多个领域被用作存储用存储器，并得以实现20nm级128Gbit产品的量产，预计将通过浮动栅极技术(floating gatetechnology)来扩展到10nm以下水平。

并且，为了实现闪存器件的高集成化，从二维结构变为三维结构，由于与非(NAND)闪存器件可在无需在每个存储单元(cell)形成触点(contact)的情况下以串(string)形态连接存储单元，因而可实现垂直方向上的多种三维结构。

这种三维与非闪存以在Si容积内配置N+接合(junction)扩散层并将其用作共同源极线的形态形成。这种结构具有优点，但由于扩散层的电阻大，因而产生存储单元特性劣化的现象。

这种技术的一例在下述文献等中有公开。

例如，在下述专利文献1中，公开了如下的三维闪存器件，即，包括：器件形成基板，形成有贯通上部面和下部面的贯通孔；导电体，间隙填充于上述贯通孔；垂直通道，形成于上述导电体上，以沿着上述器件形成基板的上侧方向长长地延伸的形状形成；以及共同源极线，与上述导电体电连接，由导电性物质形成。

并且，在下述专利文献2中，公开了如下的三维半导体器件，即，包括：半导体基板；多个垂直通道结构体，配置于上述半导体基板上；P型半导体层，直接与上述多个垂直通道结构体相接触，形成于上述半导体基板；以及共同源极线，形成于上述多个垂直通道结构体之间的上述半导体基板，上述P型半导体层同时与上述多个垂直通道结构体及上述共同源极线相接。