[发明专利]具有覆写无效性的读取事务在审
申请号: | 201810095358.5 | 申请日: | 2018-01-31 |
公开(公告)号: | CN108446239A | 公开(公告)日: | 2018-08-24 |
发明(设计)人: | 潘尼德拉·库玛·曼娜瓦;布鲁斯·詹姆斯·马修森;贾姆希德·贾拉尔;马克·大卫·沃克海瑟 | 申请(专利权)人: | ARM有限公司 |
主分类号: | G06F12/0817 | 分类号: | G06F12/0817;G06F12/0891;G06F12/0842 |
代理公司: | 北京东方亿思知识产权代理有限责任公司 11258 | 代理人: | 林强 |
地址: | 英国*** | 国省代码: | 英国;GB |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 缓存器 主设备 互连结构 目标数据 覆写 读取 无效性 目标地址 事务 管理主设备 高效率 触发 储存 响应 保留 外部 发布 | ||
1.一种系统,包括:
多个主设备;以及
互连结构,用于管理在所述多个主设备之间的一致性;
其中响应于由所述互连结构从请求将与目标地址相关的目标数据提供至做出请求的主设备的所述做出请求的主设备接收的具有覆写无效性的读取事务,当由缓存器储存与所述目标地址相关的目标数据时,所述互连结构被配置为向所述缓存器发布探听请求,除了当所述互连结构及所述缓存器的至少一个确定覆写所述无效并将所述目标数据保留在所述缓存器中时之外,所述探听请求触发所述目标数据从所述缓存器无效。
2.如权利要求1所述的系统,其中响应于第一种形式的所述具有覆写无效性的读取事务,当所述目标数据从所述缓存器无效并且所述目标数据系脏时,所述互连结构被配置为触发所述目标数据至存储器或其它缓存器的写回。
3.如权利要求1所述的系统,其中响应于第二形式的所述具有覆写无效性的读取事务,当所述目标数据从所述缓存器无效并且所述目标数据系脏时,所述互连结构被配置为抑制所述目标数据至存储器或其它缓存器的写回。
4.如权利要求1所述的系统,其中响应于第三种形式的所述具有覆写无效性的读取事务,当所述目标数据从所述缓存器无效并且所述目标数据系脏时,所述互连结构被配置为确定触发还是抑制所述目标数据至存储器或其它缓存器的写回。
5.如权利要求1所述的系统,其中所述具有覆写无效性的读取事务包括请求在抑制于所述做出请求的主设备处缓存所述目标数据的情况下将所述目标数据提供至所述做出请求的主设备的非缓存的读取事务。
6.如权利要求1所述的系统,其中所述互连结构和所述缓存器中的至少一个被配置为取决于在所述缓存器中访问的地址的监视来确定是否覆写所述无效。
7.如权利要求1所述的系统,其中所述互连结构被配置为响应于所述具有覆写无效性的读取事务来确定是否覆写所述无效。
8.如权利要求7所述的系统,其中所述互连结构被配置为选择响应于所述具有覆写无效性的读取事务而发布至所述缓存器的所述探听请求是请求所述目标数据从所述缓存器无效的无效探听请求、还是请求将所述目标数据保留在所述缓存器中的探听操作的非无效探听请求。
9.如权利要求1所述的系统,其中响应于所述具有覆写无效性的读取事务,所述互连结构被配置为发布具有覆写无效性的探听请求作为对所述缓存器的所述探听请求;以及
响应于所述具有覆写无效性的探听请求,所述缓存器被配置为确定是否覆写所述无效。
10.如权利要求1所述的系统,其中响应于由所述互连结构从请求将与目标地址相关的目标数据提供至做出请求的主设备的所述做出请求的主设备接收的具有无效性的读取事务,当由所述缓存器储存与所述目标地址相关的目标数据时,所述互连结构被配置为向所述缓存器发布无效探听请求,无论所述互连结构或所述缓存器是否已响应于规定与所述具有无效性的读取事务相同的目标地址的具有覆写无效性的读取事务来确定覆写所述无效,都触发所述目标数据从所述缓存器无效。
11.如权利要求1所述的系统,其中响应于由所述互连结构从请求将与目标地址相关的所述目标数据提供至做出请求的主设备的所述做出请求的主设备接收的不具有无效性的读取事务,当由所述缓存器储存与所述目标地址相关的目标数据时,所述互连结构被配置为向所述缓存器发布非无效探听请求来请求探听操作,无论所述互连结构或所述缓存器是否已响应于规定与所述不具有无效性的读取事务相同的目标地址的具有覆写无效性的读取事务确定覆写所述无效,都针对所述探听操作将所述目标数据保留在所述缓存器中。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于ARM有限公司,未经ARM有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810095358.5/1.html,转载请声明来源钻瓜专利网。
- 上一篇:快闪存储器以及其管理方法
- 下一篇:基于缓存单元ID的存储管理电路